■笠原一輝のユビキタス情報局■ “C7”を武器にモバイル/家電市場に一石を投じるVIA

　台湾のファブレス半導体ベンダのVIA Technologiesは、これまで開発コードネーム“Esther”(エスター)ないしは“C5J”で呼ばれてきた新アーキテクチャのCPUを、C7として投入することを発表した。

　VIAのCPUと言えば、同社が組み込み向けに展開しているEPIAプラットフォーム用のEden(エデン)が有名だが、今回投入されたC7は将来的にEdenへの展開をにらみつつ、これまでVIAがあまり食い込めていなかったPCビジネスなども狙った意欲的な製品だ。

　VIA TechnologiesでCPUマーケティングマネージャを務めるエパン・ウー氏は「C7の特徴は、ライバルに比べて省電力であることだ」と説明し、C7がIntelのPentium MやCeleron Mに比べて消費電力あたりの性能で上回ることをアピールしている。

●EstherとC5Jという2つの開発コードネームを持つC7

VIA Technologies エンベデッドシステムプラットフォーム CPUプロダクトマネージャのエパン・ウー氏

　そもそもVIA Technologies(以下VIA)がCPUビジネスを始めたのは、'99年に相次いでNational SemiconductorからCyrix(サイリックス)、IDTからCentaur Technology(センターテクノロジー)というCPUベンダを買収したことに起因している。

　そもそもVIAという会社は、チップセットを開発し、それをTSMCなどで製造して販売するというファブレスのチップセットベンダだった。それが、急にCPUベンダを相次いで買収した背景には、この当時VIAはIntelとP4バスのライセンスに関して裁判を繰り広げており、Cyrixの買収に関してはNational Semiconductorが持つIntelとのクロスライセンスを入手することが目的だと言われていた(その後のIntelとの法廷闘争の経緯を見る限り、どうもこの戦略はうまくいかなかったようだ)。

　実際、その後Cyrixに関しては、VIAがそのリソースを生かす前に、次々とエンジニアが辞めていき、結局ほとんど何も残らないという状況になってしまった。残ったものと言えば、Cyrixというブランドのみ。それも、当初VIAは自社のCPUをCyrix3として販売していたが、それも後に“C3”と改名され、今やCyrixの面影を残すものはほとんどない。

　現在、実際にVIAのCPUを開発しているのは、テキサス州オースチンに社屋を構える、Centaur Technologyだ。Centaurは、Dellなどでエンジニアを務めていたグレン・ヘンリー氏が設立したCPUアーキテクチャの開発企業で、Centaurが開発したCPUを、VIAがマーケティングを担当して販売する、というのが、現在のVIAのCPU事業だ。

　このため、VIAのCPUには開発コードネームが2つある。例えば、今回のC7にも“Esther”とC5J(さらに以前はC5Iと呼ばれていた)という2つのコードネームがあり、前者がVIA側のコードネーム、後者がCentaur側のコードネームとなっている。

●Pentium 4/Mと“電気的な互換性”を持つV4バスを採用

　今回のC7では、従来のC3とは異なるいくつかの特徴を持っている。1つはバスアーキテクチャが、従来のP5バス(Pentium互換バス)からP4バス(Pentium 4互換バス)クラスへと変更されていることだ。

　VIAがV4バスと呼ぶそのバスアーキテクチャは、64bitのデータバスを備えており、400MHzのクロック周波数で動作する。電気信号的にはP4バスでも利用されているAGTL+が利用されており、電気的にはかなり近い設計になっている。

　ただし、P4バスに比べると、一部のピンが省略されており、完全互換というわけではない。だから“V4バス”なのだ。(ちなみにC7は400ピン。Pentium Mは479ピン)。

　VIAとIntelは、バスライセンスに関してクロスライセンスを結んでおり、P4バスと電気的に互換性があるのは、このライセンスを利用してのものと考えられる。VIAのウー氏は「将来的には533MHzや800MHzをサポートすることも可能だ」と述べ、より高いクロックでの動作も可能と説明する。

　もう1つの特徴は、従来のC3ではサポートされていなかった、SSE2/SSE3に標準で対応していることだ。これにより、C3の弱点と言われてきたマルチメディア系の処理時の性能が大きく向上しているという。

　また、C7では、従来のC3でも搭載されていた乱数生成演算器やAES暗号化のハードウェアに加えて、RSA、SHA-1用の演算器も用意されており、コンテンツの保護といった用途でのCPU負荷率を抑えることが可能になる。

　なお、L1キャッシュは128KB(命令64KB＋データ64KB)、L2キャッシュも128KBという構成。L2キャッシュが128KBに据え置かれている理由として、ウー氏は「弊社ではダイサイズを小さく抑えることに焦点を当てている。確かに大容量のL2キャッシュは性能面でのインパクトはあるが、その代償としてダイサイズの肥大化、消費電力の肥大化を招く」と述べ、あえてL2キャッシュは128KBにとどめていると強調した。

　こうしたこともあり、ダイサイズはCPUとしては異例の小ささである30平方mmでしかないという。製造はIBMのファブを利用して行なわれ、利用されるプロセスはSOIの90nmプロセスルールという。

C7のダイ。わずか30平方mmの中に、ところせましと詰め込まれている	C7の詳細。V4バスというP4バスと電気的に互換のバスを採用。SSE2/SSE3にも新たに対応している	Pentium MやCeleron Mとの比較

●とことん省電力にこだわるC7、1.5GHzでのファンレス動作を実現

　VIA/Centaurが小さいダイサイズにこだわる理由は2つある。1つは製造コストの問題だ。半導体は「ウェハ」と呼ばれる円盤状に集積され、それを切り分けて製造されている。1枚のウェハから採れるCPUの個数は、ダイサイズに反比例するので、ダイサイズが小さくなればなるほど採れる個数は増える。

　VIAのようなファブレスベンダの場合、TSMCやIBM Microelectoronicsのようなファウンダリーに委託してウェハを製造してもらうことになるので、1枚のウェハを製造するコストはその委託費で決まる。ダイサイズが小さければ小さいほど、製造コストを下げることにつながるのだ。

　そして、もう1つの理由が、消費電力だ。ダイサイズが大きくなればなるほど消費電力は増大する。ウー氏が述べたように、C7のL2キャッシュが128KBにとどめられている理由もここにある。さらに、C7ではいくつかの工夫がされている。

　例えば、CPUのPLL(Phase Locked Loop)が2系統搭載されていることだ。PLLはCPUの内部に対してクロック周波数の変調などを行なっている。通常のCPUでは1系統のみが搭載されているが、これは通常CPUは1つのクロックしかもたないため、1系統しか必要ないからだ。

　C7でPLLが2系統搭載されているのは、C3ステート(DeepSleep)やC4ステート(DeeperSleep)からの復帰時の時間を高速に行なうためで、PLLをそれぞれ異なる設定にしておいて高速に切り替え、C3ステートやC4ステートなどからC0ステート(通常動作時)への復帰の時間を短くする。

　通常、C3ステートやC4ステートに切り替わった場合、C0ステートへの復帰時間がそれなりにかかるため、CPUはOSが完全に停止しているような状態でしかC3/C4への切替を行なわない。しかし、PLLを2系統搭載することで、積極的にC3ステートやC4ステートを利用し、従来よりもさらなる省電力を実現する。

　こうしたこともあり、ノートPC向けのC7-Mは、1.8GHz動作時の熱設計消費電力(TDP)は15W、平均消費電力が1W以下に抑えられている。ちなみに、同じ1.8GHzのPentium Mの熱設計消費電力は21W、平均消費電力は1.25Wとなっており、より省電力を実現していることがわかる。

　なお、1.5GHzでの熱設計消費電力は7Wで、「1.5GHzのモデルではファンレス動作が可能になる」(ウー氏)と、ファンレスも視野に入れている。このほか、熱設計消費電力は25Wに上昇するものの、2GHzのモデルや、5W以下というより低消費電力なEdenとして投入される1GHz以下の製品などがEstherコアで投入される予定だ。

C7の1.8GHzは15Wと、Pentium M 1.8GHzの21Wに比べて低消費電力となっている	同じファンレスが実現できる7Wでは、C7が1.5GHzであるのに対して、Pentium Mは1.1GHz、Geodeは667MHz	C7のスケジュール。第2四半期中にC7が出荷開始され、徐々にC3に置き換えられていく

●モバイルPC向けだけでなく、家電向けにも投入されていくC7

　ウー氏は「我々のプロセッサの特徴は、電力あたりの性能が他社に比べて高いことだ。これを武器に今後はノートPCやデジタル家電など向けに積極的に展開していきたい」と述べ、これまでC3ではあまりカバーできていなかったノートPCなどへの採用も積極的に呼びかけていくという。

　C7では、「NanoBGA2」と呼ばれる21×21mmの小型パッケージが採用されるという。すでにVIAは15×15mmの「NanoBGA」パッケージを発表しているが、NanoBGAの場合ピン数(324ピン)が十分で無かったり、パッケージが小さすぎて逆に配線の引き回しが難しいなどの問題があるという。

　そこで、21×21mmのNanoBGA2を導入することで、配線の引き回しを容易にし、基板の層数を減らしたり、ピン数を400ピンに増やしてV4バスに対応することを可能にしたという。副産物としては、Tcase(CPUの耐熱温度)をあげることも可能で、熱設計的にも有利になっているという。

　デジタル家電向けには、すでにC7を利用したMini ITXマザーボードの試作を行なっているという。ボード上には、C7用のチップセットである「CN900」と、VIAの新しいPCI Expressに対応したサウスブリッジ「VT8251」が搭載されている。

　CN900は、従来C3用に提供されていた「CN400」のV4バス版で、UniChrome Proと呼ばれるDirectX 7世代のGPUを内蔵している。MPEG-2アクセラレータやMPEG-4アクセラレータが搭載されているのが特徴で、サンプルボードではコンポーネント出力も用意されている。

　今後は、こうした基板を利用して低価格で高機能なHDDレコーダを作るなどの用途が考えられており、x86の高い処理能力を生かしネットワーク機能やメディアサーバー機能を持つHDDレコーダなどのアプリケーションへの売り込みなどを狙っているとのことだ。

C7のNanoBGA2パッケージ。21×21mmで、10円玉とほぼ同じ大きさ。ピン数は400ピン	NanoBGA2のC7を搭載したMini ITXマザーボード。チップセットにはCN900が採用されており、コンポーネント出力も用意されている

●課題となるサポートやマーケティング体制

　VIAのC7は、プロセッサ単体として考えると、IntelのPentium Mを上回る省電力を実現しており、製品としての魅力は決して低くない。だが、実はこうした特徴は、前世代のC3でも備えていたものだ。実際、VIAはC3のモバイル版を“Antaur”というブランドで販売しようとしたのだが、残念ながら成功したとは言い難い状況だ。

　VIAのCPUがOEMベンダに受け入れるための課題は2つある。1つはマーケティング体制だ。Intelが、ノートPC市場において、Centrinoモバイル・テクノロジ(CMT)というマーケティングプログラムを成功させた今となっては、VIAのプロセッサがより省電力なプロセッサだとアピールしていくことは並大抵ではない。実際、IntelはCMTのキャンペーンに多額の費用を投じており、OEMメーカーもCMTからVIAに乗り換えるにはそれなりの理由が必要となるが、そこまでアピールすることは可能なのかという疑問が残る。

　もう1つはサポート体制の問題だ。日本のOEMメーカーの関係者と話しをしてみると、Pentium M以外のCPUを使ってはみたいが、VIAから提供されるサポート体制が、Intelのそれと比べると大きな差があると指摘する。

　例えば、Intelからは、デザインガイドを含めた膨大な資料が提供されるが、VIAからはそうした提供があまりに少ないという。また、Intelの日本法人は、技術担当者を各社ごとにつけるほどのサポートをしているが、VIAからはそうしたサポートはないという。

　むろん、両社は規模が全く違うので、一概に比べることはできないが、これらの理由から、結果的にPentium Mを採用しているという例は少なくないと聞く。これらの事情を考えると、VIAがC7をOEMベンダに採用してもらうには、かなり高いハードルがあると言え、それをどう乗り越えていくのか、依然として課題は残っていると言えるだろう。

□関連記事
【5月31日】VIA、90nmプロセス/SSE3サポートの「C7」
http://pc.watch.impress.co.jp/docs/2005/0530/via.htm
【2003年4月8日】Intel・VIAの“Pentium 4特許訴訟”が終結
http://pc.watch.impress.co.jp/docs/2003/0408/intelvia.htm

□バックナンバー

(2005年5月31日)

[Reported by 笠原一輝]