■後藤弘茂のWeekly海外ニュース■間に合わせ的なIntelのデュアルコアCPU |
●ついに明らかになったSmithfieldの実像
Intelのデスクトップ向けデュアルコアCPU「Smithfield(スミスフィールド)」についての業界のウワサは半分当たっていた。
Smithfieldは、形としては1チップに2CPUコアを集積しているが、実態はPrescott(90nm版Pentium 4)相当のCPUのダイ(半導体本体)を2つ、単純にくっつけたものに過ぎなかった。それぞれのダイが独立したFSB(フロントサイドバス)を持ち、おそらくCPUコア間で共有するリソースは一切持たない。これは、FSBなどを共有する一般的な意味でのデュアルコアとは異なる。“疑似デュアルコア”と呼ぶべき、間に合わせ色の強いソリューションだ。
Smithfieldについては、昨年中盤以来、何度もマルチダイ(1個のチップパッケージに複数のダイを内蔵した構成)ではないかという観測が出ていた。開発期間が異常に短いこと、Smithfieldだけはダイレイアウトが公開されないことは、マルチダイであることを裏付けているように見えた。だが、その一方で、Smithfieldはシングルダイだという、かなり確度の高い情報もあった。矛盾する情報が飛び交っており、実態が掴めなかった。
今回のIDFで、明らかになったのは、どちらの情報も正しかったということだ。形態は確かにシングルダイだが、実態はマルチダイに近い。乱暴な言い方をすれば、違いは、2つのCPUダイがくっついているかどうかに過ぎない。例えるなら、通常のデュアルコアCPUがキッチンや浴室を共有する2世帯住宅なのに対して、Smithfieldは玄関から始まり全てが分離された、ただくっついているだけの2世帯住宅だ。
IntelはSmithfieldに続く、65nm世代のデスクトップ“デュアルコア”CPU「Presler(プレスラ)」でも完全に統合したデュアルコアにはしない。どころか、Preslerは、シングルダイですらない。Preslerは、サブストレート上に2個のシングルコアCPUダイを並べたシロモノだ。
こうして見ると、IntelのNetBurst世代の“デュアルコア”CPUは、いずれも、一般的な意味でのデュアルコアではないことになる。
そのため、今回のIDFでは、Intelはマルチコアの定義も変えた。Intelの説明した定義では「2個以上の独立したエグゼキューションコアが同じプロセッサに存在する」CPUがマルチコアだという。つまり、同じパッケージに格納されていれば、ダイが1個だろうと2個だろうとデュアルコアという論理だ。
90nm版のデスクトップ向けデュアルコアCPU「Smithfield(スミスフィールド)」 | 65nm版のデスクトップ向けデュアルコアCPU「Presler(プレスラ)」。実際にはCedarmillのダイを2個実装 | デュアルプロセッサ版サーバー&ワークステーション向けデュアルコアCPU「Dempsey(デンプシー)」。実際にはPreslerと同ダイ |
65nm版のモバイル向けデュアルコアCPU「Yonah(ヨナ)」 | Itanium系デュアルコアCPU「Montecito(モンテシト)」 |
●SmithfieldとPreslerの実装
Smithfieldでは、2つのCPUコアがそれぞれ独立したFSBを持つ。しかし、パッケージは従来と同じLGA775で、マザーボード側から見るとFSBは1つしかない。これは、IntelのFSBが共有バスであるためで、チップパッケージ内でFSB配線を分岐させて2つのCPUコアのFSBへと接続する。これは、ポイントツーポイント型のインターフェイスを持つAMDのK7以降のCPUでは不可能な接続形態だ。
ただし、Smithfieldでは2つのコアの間でバスの調停を行なう必要がある。通常のデュアルコアの場合は、CPU内部に調停を行なうメカニズムを持っているが、Smithfieldではそれは持たないと推測される。この場合、「Advanced Priority Interrupt Controller (APIC)」によって、チップセットと両CPUコアの間で調停を行なうことになる。そのため、おそらくSmithfieldでは、パッケージのAPICの信号線は2系統に増やされている(リザーブピンを使う)と推定される。
Preslerも、基本的な実装方法はSmithfieldと同様のはずだ。Preslerの実態は、65nmのデスクトップ向けシングルコアCPU「Cedarmill(シーダミル)」のダイを2個、ワンパッケージに納めたものだ。Smithfieldでは2ダイを接続してシングルダイにしたのに、Preslerでは2ダイに分けた技術上の理由については、説明されていない。
考えられるのは、CPUコア間の配線による可能性だ。65nmプロセスのCedarmillはPrescottよりダイサイズ(半導体本体の面積)が大幅に縮小したため、配線ピッチが狭まってしまう。2ダイを隣接させて配線エリアを狭くしてしまうと、うまくバス配線ができなかったのかもしれない。
ちなみに、これまで謎だった、IntelがデュアルコアCPUのFSBを800MHzに止める理由も、Smithfieldの実態が明らかになったことで、ようやく明瞭になった。通常、CPUコアが2個になり処理性能が上がれば、それだけ高速なFSBが必要になる。ところが、IntelはシングルコアのPentium 4 Extreme EditionのFSBは1,067MHzに引き上げるのに、デュアルコア系CPUのFSBはいずれも800MHzに留める。
これは、Intelのデュアルコアの実態が、FSBを共有する2つのCPUダイをくっつけたものだからだ。例えパッケージ内といえども、この実装ではFSBが分岐するため、FSB高速化には限界があると推測される。その結果、IntelはFSB高速化を止めることにしたのだろう。
●デュアルコアから新ブランドを採用
Intelは、デスクトップ向け“デュアルコア”CPUを、2種類の製品ファミリとして、2つの新ブランドで投入する。「Pentium Processor Extreme Edition」と「Pentium D Processor(Smithfield)」だ。ブランドは異なり、Pentium Extreme Edition(XE)はSmithfieldとされていないが、実際のシリコンは全く同じだ。Pentium XEも、Smithfield派生品と考えて構わない。
スペック的にも、Pentium XEとPentium Dはほとんど同じだ。どちらも、PrescottベースのCPUコアを2個搭載し、L2キャッシュは各コア1MBづつトータルで2MB、FSBは800MHzで、パッケージはLGA775。
大きな違いは、Pentium XEではHyper-Threadingが有効になっているのに、Pentium DではHyper-Threadingは無効になっていることだ。Pentium XEは、2CPUコア×2way Hyper-Threadingで合計4スレッドを並列に走らせることができる。それに対してPentium Dは2CPUコアで2スレッドを並列に走らせる。Pentium XEの方が、「スレッドレベル並列性(TLP:Thread-Level Parallelism)」が高い。これまでより“Extreme Edition”系ブランドの優位性が明確になった。
マーケティング面では、IntelはデュアルコアのNetBurst CPUではブランドから“4”を外したことが目立つ。これで、位置づけとしては、Pentium 4と明確に区切られたことになる。ただし、Celeron Dの“D”はデスクトップを意味するのに、Pentium Dの“D”はデュアルコアを意味するわけで、やや紛らわしい。
Pentium 4 Extreme Editionから4が取れたことは、Extreme Editionのブランドとしての位置が向上したことを示す。これまでは、Pentium 4のサブブランドだったのが、Pentium XEとなったことで、Pentium Dと並ぶ上級ブランドとして確立した。これは、TLPの度合いで明確なCPU機能の差別化を図ることができたことと無関係ではないだろう。
Smithfield系は、2006年第1四半期にはPreslerに代替わりする。Cedarmillも同時期に投入される見込みだ。
Intelの2005年Q2以降のデスクトップCPU比較 PDF版はこちら |
Pentium Dの概要 | Pentium XEの概要 |
Preslerの概要 | Cedarmillの概要 | Yonahの概要 |
●Smithfieldが示すIntelのデュアル/マルチコア戦略
トリッキーなIntelのデスクトップ“デュアルコア”CPU群。このことが示すのは3つの事実だ。(1) Smithfieldは数カ月で開発された間に合わせの製品だった、(2) Intelがマルチコアに急いで舵を切ったのは、本当に2004年春だった、(3) NetBurst(Pentium 4系)アーキテクチャの“デュアルコア”CPUは中間解に過ぎない。
Intelが、2005年に登場するはずだったシングルコアCPU「Tejas(テハス)」のキャンセルを顧客に伝えたのが2004年4月頃。Intelはその際に、Tejasに代えてデュアルコアCPUを投入すると説明した。
しかし、昨年4月から開発を本格スタートさせたのでは、デュアルコアCPUの実際の投入はかなり先になってしまう。アービタや内部のコヒーレンシメカニズムなども含めて設計しようとしたら、絶対に間に合わないだろう。その場合はCPUコアの物理設計もかなり変えなければならないため、Pentium 4クラスの巨大コアの場合は膨大な時間がかかってしまう。
こうした背景から、これまではSmithfieldの設計自体は、以前から着手されていたと推測していた。だが、今回のSmithfieldの実態が示すのは、このCPUが本当のごく短期間で開発されたものだということだ。2個のCPUダイをワンチップ化するだけなら、これだけの期間でも開発・検証はできる。悪い言い方で言えば間に合わせのCPUだ。
Intelが間に合わせの実装しかできなかったことは、同社がマルチコアへ向けた準備を前もってしていたのではなく、本当に2004年春になって慌てて対策したことを示唆している。
さらに、次の世代の65nmでも、Intelはきっちりとしたデュアルコア実装をする道を選ばなかった。PreslerでもIntelが間に合わせのソリューションしか取らなかったことには重要な意味がある。それは、IntelがNetBurst系デュアルコアを、あくまでも中継ぎのソリューションとしてしか考えていないことだ。つまり、そこに開発リソースを投入し開発期間をかけようとはしていない。
その理由は明確だ、それは、このすぐ後に本格的なデュアルコアCPUである「Merom(メロン)」ファミリが待っているからだ。Meromは、デスクトップとモバイルの両方をカバーする「ユニファイドアーキテクチャ」CPUで、最初からマルチコア化を前提として設計されているという。
Meromは、すでにフロアプランができあがるほど開発が進んでおり、2006年末の投入へ向けて準備を進めている。そうすると、PreslerからMeromまでは1年しかないことになる。IntelがPreslerを本格的なデュアルコアCPUとして開発していたら、Meromとの期間がもっと狭まってしまうことになる。それよりは、Preslerは中間解としてできるだけ早く投入し、1年後にMerom系デスクトップCPUへとバトンタッチする道を選んだと見られる。
ちなみに、Meromはフルスクラッチで開発されたため、デュアルコアであるにもかかわらずきれいな正方形のダイをしているという。CPUの場合、正方形にできるだけ近い形の方が、チップ上の配線遅延などの面で有利になる。
それでも、IntelがMeromを待たずに、NetBurstでのデュアルコアCPU投入を急いだのは、AMDが2005年にデュアルコアCPUを投入することが明らかになったからだ。Intelとしては、競争の面からも、間に合わせ的なアーキテクチャであってもデュアルコア投入を早める必要があったと推測される。
ただし、IntelのSmithfield/Preslerの実装にはトレードオフもある。まず、SmithfieldとAMDのデュアルコアCPU(Toledoなど)を比較すると、原理的には、AMDの方がパフォーマンス面では有利となる。それは、AMDデュアルコアではAPICをCPUダイに内蔵しておりCPU内部で調停を行ない、2つのCPUコアのキャッシュコヒーレンシもCPU内部で取るからだ。Intelの実装では、調停やキャッシュのコヒーレンシはオフチップで取るため、AMDより不利になると推測される。
□関連記事
【2月8日】Intel、デュアルコアCPUのシリコンを生産開始
http://pc.watch.impress.co.jp/docs/2005/0208/intel.htm
【1月28日】【海外】65nmプロセスでデュアルコアを一気に普及させるIntel
http://pc.watch.impress.co.jp/docs/2005/0128/kaigai151.htm
【2004年12月24日】【海外】ポラックの法則に破れてキャンセルされた「Tejas」
http://pc.watch.impress.co.jp/docs/2004/1224/kaigai144.htm
【2004年10月22日】【海外】デュアルコアCPU“Smithfield”は来年第3四半期に登場
http://pc.watch.impress.co.jp/docs/2004/1022/kaigai128.htm
【2004年10月6日】【海外】AMD、デュアルコア版Opteronの詳細を公開
http://pc.watch.impress.co.jp/docs/2004/1006/kaigai124.htm
【2004年9月11日】【海外】デュアルコアの盛り上げに必死だったIDF
http://pc.watch.impress.co.jp/docs/2004/0911/kaigai119.htm
【2004年5月9日】【海外】Intelが次世代デスクトップCPU「Tejas」をキャンセル
http://pc.watch.impress.co.jp/docs/2004/0509/kaigai088.htm
(2005年3月3日)
[Reported by 後藤 弘茂(Hiroshige Goto)]