■後藤弘茂のWeekly海外ニュース■ PlayStation 3のスケジュールは変更なし、メモリ仕様は変更へ

●2005年中盤に向けてDRAMベンダーは走る

　次世代PlayStation(PlayStation 3?)に採用されるメモリXDR DRAM(Yellowstone:イエロストーン)のロードマップが、今週東京で開催されている「Rambus Developer Forum(RDF) Japan 2004」で明らかになった。

SamsungのXDR DRAMのエンジニアリングサンプル

　今回の重要なアップデートは以下の2点。(1)DRAMベンダー側に要求されているXDR DRAMのスケジュールには大きな変更がない＝PlayStation 3のスケジュールに大きな変更はない。(2)PlayStation 3に搭載されるメモリの仕様は変更され、512Mbitチップではなく256Mbitチップになった。

　XDR DRAMの最大の顧客が、ソニー・コンピューターエンタテインメント(SCEI)のPlayStation 3であるのは公然の秘密だ。他に有力なアプリケーションが当面は見あたらないことから、XDR DRAMの立ち上げはPlayStation 3が担うと推測されている。つまり、XDR DRAMのスケジュールや仕様は、PlayStation 3のスケジュールや仕様と密接にリンクしている。

　(1)のXDR DRAMスケジュールは、ほぼ昨年のRDFの通り。XDR DRAMの開発/製造を担当する東芝、エルピーダメモリ、Samsung Electronicsの3社は揃って2005年中盤にXDR DRAMの製造を立ち上げる。このことは、PlayStation 3の製造開始が2005年中盤に設定されていることを意味している。つまり、PlayStation 3は2005年中か、どんなに遅くても2006年前半までに登場する可能性が高いということだ。DRAM側のスケジュールがほぼ同じことから、PlayStation 3のスケジュールは、昨年から大きくは変更されていないと推測される。

　実際、ある業界関係者は「現在のXDR DRAMのスケジュールは、最大顧客のスケジュールにぎりぎり間に合うタイミング」だと語る。また、別な業界関係者は「別に3社が足並みを揃えているわけではない。結果として同じタイミングにならざるを得ない」「先方の要求する日程に間に合うかどうかで、3社のXDR DRAMメモリの使用比率が決まると考えている。そのため、スケジュールは死守しなければならない」と語っていた。

　ちなみに、現在、PlayStation 3の心臓であるCellプロセッサは、すでに設計を完了してサンプルが出ていることが明らかになっている。Cellプロセッサ自体に、XDR DRAMメモリのインターフェイスは内蔵されていると見られる。東芝とSamsungは、512Mbitで設計していた最初のシリコンをすでに出しており、それを使ってCellとの動作検証が行なわれていると推測される。これで、PlayStation 3の主要コンポーネントのうち2つの動向が明らかになったわけだ。

東芝によるXDR DRAMの潜在市場	昨年のRDFでの東芝の潜在市場予測

●PlayStation 3に搭載されるメモリチップが変更に

　スケジュールでは変更がないXDR DRAMだが、製品計画では大きな変更があった。それはメモリチップの容量だ。

　昨年の段階では、XDR DRAMは512Mbitチップから量産スタートする予定だった。3社とも、まずは512Mbitで立ち上げ、256Mbitチップは512Mbitからのカットダウン版(基本の設計は同じ)を後追いで投入することになっていた。ところが、現在は、3社とも256Mbitチップから製造をスタートする方針に変わっている。例えば、あるベンダーは開発していた512Mbitチップの設計を破棄、256Mbitをメインに設計し直している。

Samsung XDR DRAMロードマップ	東芝XDR DRAMロードマップ	昨年のRDFでの東芝のロードマップ

　これが意味することはただひとつ。PlayStation 3に採用するメモリチップが、512Mbitから256Mbitへと変更になったことだ。実際、ある業界関係者は「コスト削減のために、顧客の要求が256Mbitに変更になったと聞いている」という。

　512Mbitから256Mbitへの変更は、PlayStation 3に搭載するメモリチップが変わったという単純な話に留まらない。PlayStation 3の仕様自体に重要な変更があったことを示唆している。考えられる可能性は2つ。(1)PlayStation 3に搭載されるメモリ量が、当初の予想の256MBから128MBへと半減された。(2)PlayStation 3のメモリ帯域が、当初の予想の約25.6GB/secから約51.2GB/secへと倍増された。このどちらかの変更があった可能性が高い。

　前者の場合にはコスト削減のためにメモリ量を減らしたことになるし、後者の場合には性能要求のためにメモリ帯域を増やしたことになる。後者の場合には、PlayStation 3のCellプロセッサとメディアエンジンのメモリインターフェイス側にも変更があった可能性がある。

●メモリ回りが強化されるPlayStation 3

　PlayStation 3は、PlayStation 2と比べるとメモリ回りは相対的に強化される。具体的には、より多くのDRAMチップを搭載するようになる。今回のXDR DRAMで、3社のDRAMベンダーが参入する最大の理由はそこにある。昨年、あるDRAM業界関係者は「PlayStation 2よりもPlayStation 3の方が搭載するDRAMチップ数が多い。だから、DRAMベンダーにとって参入チャンスがある」と語っていた。

　開発コストをかけてダイ(半導体本体)を設計し、製造ラインを割いても、十分にペイする量がPlayStation 3だけで期待できる。それが、XDR DRAMに参入する根拠だ。「数個のXDR DRAMを搭載した機器が、年間数千万台出れば、それだけで月当たり1,000万個のXDR DRAMの需要が生まれる。3社で割っても300万個づつ。それなら、十分にやっていける」とある業界関係者は言う。

　そして、昨年夏の段階では、PlayStation 3に搭載されるXDR DRAMチップの数は4個だと推測されていた。4個という数は、複数のソースが示唆していたため、確実だったと思われる。

　すでに説明した通り、昨年はXDR DRAMは512Mbit(32Mx16)でスタートする予定だったので、PlayStation 3のメモリ容量は256MBになる見込みだった。また、XDR DRAMは当面はx16(x4/x8へもコンフィギュレーション変更が可能)であるため、メモリインターフェイス幅は16bit×4＝64bitになると見られていた。

　ちなみに、XDR DRAMは当面は2.4Gtps～4Gtpsの複数のスピードの異なる製品(派生)が予定されているが、2005年の段階で高イールドを狙うのは3.2Gtps(tRACは60ns)の製品。そのため、PlayStation 3にもこの仕様が採用されると見られている。そうすると、PlayStation 3のメモリ帯域は3.2Gtps×64bit＝約25.6GB/secのメモリ帯域となると想定されていた。

●PlayStation 3のメモリ帯域は50GB/sec?

　ところが、PlayStation 3の搭載DRAMが512Mbitから256Mbitへと変更になったため、この推測は変わってきた。

　まず、もしSCEIがコスト削減のために256Mbitへと変更したとしたら、メモリ個数を4個のままでチップの容量を半分にするため、搭載メモリ量は128MBへと半減することになる。128MBは2005～10年のコンピューティングデバイスとして考えた場合、かなり厳しい数字だが、SCEIはもともとメモリのフットプリントはぎりぎりまで切り下げる傾向があるため、これもあり得ない話ではない。

　だが、もしSCEIがメモリ量を抑えながらメモリ帯域を拡張しようとしたとしたら話は違ってくる。つまり、PlayStation 3のメモリ量を256MBのまま、チップ数を4個から8個へと増やして、その分メモリ帯域を2倍にした可能性もある。

　その場合、PlayStation 3のメモリインターフェイスは合計で128bit幅となり、メモリ帯域は3.2Gtps×128bit＝約51.2GB/secへと倍増する。ATI TechnologiesのRADEON X800 XT Platinum Edition(R423/R420)のメモリがGDDR3 1,120Mtpsで帯域が35.8GB/sec。PlayStation 3が51.2GB/secだとすると、それをはるかに上回るメモリ帯域ということになる。

　後者のメモリチップ数が増えた可能性には、いくつかの根拠がある。まず、DRAM自体が512Mbit中心から256Mbit中心へと変更になったにもかかわらず、RDFで東芝が示した潜在市場の予測量が昨年のRDFと変わっていない点。

Rambusによるメモリ帯域ニーズの予測

　東芝は512Mbitチップ換算で、まったく同じ図を示した。つまり、チップは256Mbitでも、潜在市場のbit量自体は変わらない(機器に搭載されるメモリ量は変わらない)という見方だ。また、RDFではRambusのRich Warmke氏(Marketing Director, Memory Interface Division)のプレゼンテーションの中でも、トレンドとしてメモリ帯域の要求は50GB/secに近づきつつあると示された。

　こうしてみると、PlayStation 3の仕様がどちらに変わったかによって、PlayStation 3の性格付けはかなり変わるが、まだ確認はできていない。とはいえ、PlayStation 3に搭載されるXDR DRAMが、512Mbitから256Mbitへと変更になったことだけは確実だ。

　2005年に256Mbitか512Mbitのどちらの容量が適切か、というのは、かなり難しい問題だ。というのはメインストリームDRAMについて言うなら、2005年はちょうどシフトにさしかかる時期だからだ。2005年中に256Mbitから512Mbitへのbitクロス(2つの容量世代でbit当たりの単価が交差する)が来るかどうかは疑問視されているが、2006年以降も売ることを考えたら、DRAMベンダーとしては新メモリは512Mbitから始めたい。2007年から先になると、256Mbit品は、相対的にbit単価が割高になるため、PlayStation 3以外へは売りにくくなってしまうからだ。

●PlayStation 3世代の技術トレンドをSCEIが説明

　この他、RDFではソニー・コンピューターエンタテインメントの豊禎治氏(ソフトウェアプラットフォーム開発部部長)が、PlayStationのビジョンについてキーノートスピーチを行なった。

ゲームコンソールの進化のトレンド

　まず、ゲームコンソール自体については、CPUの技術トレンドとしてSIMD/ベクタ型の演算ユニットの充実やマルチコア化を挙げた。すでに知られている通り、PlayStation 3が搭載するCellプロセッサは、ベクタユニット中心のマルチコアアーキテクチャを取ると見られる。新しいニュースではないが、豊氏はそれを追認した格好だ。

　また、CPU-メモリに対しては、高クロック化するCPUにメモリが追いつかず、メモリレイテンシが増大することが問題だと説明した。同氏は、具体的なレイテンシ対策としては、キャッシュの大容量化しか示さなかったが、マルチコアアーキテクチャ自体はメモリレイテンシの見かけ上の隠蔽にも効果がある。1つのコアがメモリからのデータ待ちでストールしている間も、別なコアが動作できるからだ。

　豊氏は、メモリトレンドでは、大容量化と広帯域化が重要になると語った。この文脈からも、PlayStation 3のメモリ容量が減ったとは考えにくい。ちなみに、あるCell関係者も、CPUの技術トレンドとして、バス/メモリの帯域が最重要のボトルネックとなっていると語っていた。

　このほか、豊氏は今後のデジタルコンテンツの動向についても説明した。まずトレンドとして、ゲーム機のコンピューティングパワーが増大するとともに、通信インフラの帯域も拡大、さらにゲーム機に双方向性が標準で搭載されるようになることでコンテンツも変化するとの見方を示した。そこで例として挙げたのは、コンテンツ素材の多面的な利用だ。

　例えば、映画のようなコンテンツでは、映像自体がコンピュータで生成されていても、これまではインタラクティブ性はなかった。ユーザーが楽しめるのは、最終的にレンダリングされたCGムービーだけ。つまり、ムービーを時間軸にそって早送りや巻き戻しをするといった自由度しかなかった。

　だが、ユーザー側の環境で、そうした素材の生成環境をまるごと保持できるようになれば話は変わる。同じ素材の再利用で、ユーザーがインタラクティブに操作するといったことが可能になる。映画のCGのクオリティで、ゲームも可能になるわけだ。

　このストーリも、これまでソニー/SCEIの久夛良木健氏(ソニー副社長/ソニー・コンピュータエンタテインメント社長兼CEO)が語ってきた通り。そのビジョンがようやく現実に近づきつつあるということだ。

素材の再利用性	共通化するコンテンツ制作環境

□バックナンバー

(2004年7月9日)

[Reported by 後藤 弘茂(Hiroshige Goto)]