「1T-SRAM」セルのシリコン断面構造。一般的な大容量DRAMの立体的なキャパシタと違い、1T-SRAMセルでは平面状のプレーナキャパシタを採用することで製造プロセスをCMOSロジック互換とした。MoSysの公表資料から
