標準的なSRAMセルの回路(左)と「1T-SRAM」セルの回路(右)。シリコン面積を50％～70％減らし、製造コストを70％以上低減可能だとする。MoSysが半導体メモリ業界のイベント「MemCon」で公表した資料から
