前の画像
この写真の記事へ
次の画像
多層金属配線の設計ルール。左がCPU、右がSoC。SoCは最小ピッチ(52nm)の配線層が4層もある
連載福田昭のセミコン業界最前線
6月開催予定のVLSIシンポジウム、明日のモバイルとIoTを担う半導体チップ
2015年4月16日
次期プロセッサを担う14nm CMOS技術をIntelとIBMが披露
2014年12月17日