モバイルSoCが半導体のテクノロジドライバになった時代のTegra 4(21/26)

TSMCのプロセスは40nmから28nmでスタンダードセルのゲート密度は1.95倍に増え、同じサイズのチップに約2倍近いトランジスタを詰め込むことが可能になる