【IRPS 2010レポート】 MLC大容量NANDフラッシュと超低電力SRAMのソフトエラー(7/10)

90nm CMOSプロセスによる回路の動作周波数と消費電力。17段のリング発振器による回路シミュレーションの結果