タイミング不良検出回路の概念図。メインとサブの二重化論理回路と、各2本のクロック、論理回路の前段と後段のフリップフロップで構成する。下の左は、メインの論理回路におけるタイミングの遅れを検出するときのタイミング図。メイン回路へのクロック周期をわざと短くする。下の右は、メインの論理回路におけるタイミングの進みを検出するときのタイミング図。メイン回路へのクロック2本にわざとスキューを与える
