【図7】FPGAを利用している関係で、それぞれのPEの動作周波数は900MHz程度に抑えられている模様。もっともこれはAXIの転送速度にも関係してくるので、もし今後高速化するならAXIの高速化なり分割なりも考えないといけないだろう
