シリコン面積が9F2と小さなSTT-MRAMセルの断面構造イラスト。ワード線(WL)を基板に埋め込む、底部電極コンタクト(BEC)の直上にトンネル磁気接合(MTJ)を形成する、2個のセルでソース線(S/L)を共用する、といった工夫が見られる。IEDMの実行委員会が報道機関向けに配布した資料から
