|
|
●Intelがウォールストリート向けの説明会を開催
不景気な話のあとは、威勢のいい話をぶちあげるというのは、米国企業の常。それが、減益と人員削減という不景気な発表を行なったばかりの米Intel社の、ウォールストリート向け説明会ならなおさらだ。というわけで、Intelは、'99年に500MHzの世界に突入することや、チップセットとグラフィックスチップの統合、さらに'99年から2000年にかけて0.18ミクロンプロセスの製造技術に急激にシフトすることなど、将来戦略の概要をまた公式に明らかにしたらしい。
この説明会は、Intelが4月21日に「New York Analyst Meeting」と題してニューヨークで開催したもの。アンディ・グローブ会長兼CEOや、5月20日付けで新CEOに就任する予定のクレイグ・バレット社長兼COOを初めとしたIntelの主だった幹部のほとんどが揃ったことからも、Intelがこのミーティングを非常に重視していたことがわかる。IntelのWebサイトには、すでにその時のプレゼンテーション資料がポストされている。
その資料を見ると、Intelが2月に開催した開発者向けカンファレンス「IntelDeveloper Forum(IDF)」よりさらに突っ込んだ将来計画を発表したことがわかる。その中には、'99年の製品も含めて、これまでに公式に発表していないものもある。説明自体を聞いたわけではないので、詳細はわからないが、資料とこれまでのIntelの発表などをベースに、Intelの'99年以降の戦略を眺めてみたい。
●Katmaiは500MHzで登場
まず、ニュースはPentium IIプロセッサの「後継/改良」MPUであるコード名「Katmai(カトマイ)」の動作周波数が明らかになったことだ。Intelは、パフォーマンスPCと彼らが呼ぶミッドレンジからハイエンドのPC向けにKatmaiを'99年前半に投入する。Katmaiは、MMX命令セットを拡張して浮動小数点演算MMXが可能になることがすでに明らかにされているが、今回はその動作周波数が500MHzに達することも明確にされた。また、MPU業界の有名アナリスト、マイケル・スレイター氏は、WinHEC 98でのスピーチでKatmaiについて動作周波数の向上に見合うだけの1次キャッシュの拡張も行なわれるだろうと予言している。おそらく、そうしたプラスアルファの拡張も加わるだろう。
ただし、'99年前半のKatmai用チップセットは440BXで100MHzとなっている。次世代チップセットとしてウワサされているコード名「Camino(カミーノ)」ではない。これは、カミーノの開発がずれ込んでKatmaiとは多少時期をずらして登場することを意味している可能性が高い。
一方、サーバーとワークステーション分野では、Pentium II Xeonプロセッサを'99年前半には500MHzに引き上げるつもりらしい。これまでは、Intelは'99年前半までは450MHzのままにハイエンドを止めると見られていた。これは動作周波数を引き上げるメドが立ったことを意味しているのかも知れない。また、興味深いのはワークステーションでも'99年前半のMPUはKatmaiではなくPentium II Xeonとなっていることだ。このXeonがKatmaiコアなのかどうかはまだ不明だが、そうでないとしたら、KatmaiはPCから先に導入されワークステーションがあとまわしにされることになる。また、この分野では、Pentium II Xeonのサーバー用のチップセットは'99年前半まで100MHzシステムバスの450NX、ワークステーション用のチップセットは'99年前半まで100MHzシステムバスの440GXであることも明記されている。
また、サーバー＆ワークステーション分野に向けた切り札、IA-64プロセッサの計画もアップデイトされた。今回の資料では'99年のMercedのあと、明確に2001年のところに次世代のIA-64プロセッサが置かれている。これは、一部の報道で「McKinley(マッキンレー)」と呼ばれているMPUだろう。2年のスパンで次のIA-64が出てくるということは、IntelがIA-64に関しても2つの設計チームを平行して作業させていることを意味している。一方、IA-32プロセッサでは、2000年のところにも次のMPUが描かれている。これはおそらく、Pentium IIとは別設計のコード名「Willamette(ウィラメット)」だろう。
●チップセットとグラフィックスチップの統合がロードマップに
IntelがBasic PCと呼ぶ低価格PC向けの戦略でも、新たに明確になったことがあっ た。まず、この市場向けの「Celeronプロセッサ」では、これまで'98年末までに128KBの2次キャッシュを統合したコード名「Mendocino(メンドシノ)」が投入されることが明らかにされていたが、この動作周波数が、'98年は300MHz、'99年前半には333MHzになることが資料に明記されている。しかし、チップセットは440EX/66MHzバスのままでパッケージもCeleronと変わらない。ちなみに、この資料ではCeleronの説明のところで、Intelのウォッチサイトとして有名な「Tom's Hardware Guide」が引用されている。Intelにとってうるさい仇敵のはずの同サイトを引用するあたりがなかなか面白い。
さらに、Intelはこの市場向けにシステムデザインのコストを下げるためのロードマップも明確にした。'98年は、Celeronベースで「MicroATX」というシュリンク版マザーボードを提案しているが、'99年にはさらにシュリンクしたマザーボードを提案するつもりらしい。また、そのためにチップセットとグラフィックスの統合を行ない、オーディオをソフトウェア処理に、次にモデムをソフトウェア処理にすることも明確にした。これらの方向性は、じつは2月のIDFでもすでに述べられていたことだが、今回はタイムフレームも含めてより明確なカタチで示された。
●2000年には0.18ミクロンが主流に
こうしたMPUや周辺の計画以上に興味深いのは、Intelの製造技術の計画だ。バレット氏のプレゼンテーション資料を見ると、Intelは'98年第4四半期には、MPUの生産を0.25ミクロンプロセスに完全に移行するとしている。このスライドにはIntelの歴史上もっとも迅速な移行だと書いてあるが、これが実現されれば間違いなくその通りとなる。
しかし、その先の計画はさらにショッキングだ。まず、'99年からはこれまでの予告通りに0.18ミクロンプロセスを徐々に立ち上げるが、2000年に入ったら0.18を一気にブースト、2000年前半にはウェハーの生産数で一気に0.25を上回らせてしまうという計画なのだ。この計画通りなら、0.18への移行は0.25以上に急激になる。
半導体業界のプロセス技術の進歩のサイクルは、これまで3年置きだった。つまり、前のプロセスと入れ替わってから、次のプロセスへ移行するまでに3年かかっていたわけだ。しかし、Intelの計画では、0.25から0.18への移行は約2年になっている。1年分前倒しになるわけだ。
もっとも、タネを明かすと、これはIntelだけの話ではない。じつは、半導体業界では製造機器メーカーが、0.18への移行を0.25での露光技術などを延命することで1年繰り上げようとしている。Intelも製造装置メーカーのトレンドに左右されるわけで、0.18への急激な移行は業界全体の流れなのだ。しかし、0.18への急激な移行で、MPUの集積度と動作周波数が急激に向上するのも確かで、Intelはこの移行に賭けることで大きな飛躍を狙っている可能性が高い。
その証拠は、Intelの計画しているウェハーの生産数。Intelはウェハーの生産量を0.35から0.25への移行で大幅に増やすが、0.18ではさらにそれをぐっと増やそうとしている。スライドを見ると、目分量では2001年には今の2倍のウェハー数になっているように見える。おまけにIntelはウェハーサイズの300mmへの拡大も計画しているわけで、この計画通りならMPUの生産数は今後数年で飛躍的に増えることになる。ここから推測できるのはただひとつ。Intelは、PC以外の分野でもMPUの需要が拡大すると踏んでいるのないだろうか。
（'98/4/30）
[Reported by 後藤 弘茂]
