|
|
●発端は全インターフェイスのシリアル化構想だった
そもそもの発端は、Intelが“シリアルメモリ”と言い出したことだった。つまり、DRAMのインターフェイスもシリアルにしてしまいたいと、Intelは考え始めた。それが、DRAM業界を巻き込んだ、大混乱の出発点だった。
Intelがシリアルメモリ構想を持っていたことは、多くの業界関係者が証言しているので確実だ。しかし、Intelがこの構想を持ち始めたのがいつだったのかははっきりしない。「7～8年前にIntelから、メモリを含めた全てのインターフェイスをシリアルにするというプレゼンテーションを受けた」というのが、もっとも遡った情報だ。だとすると、相当前からIntelはDRAMのシリアルインターフェイス化を考えていたことになる。
また、この構想は、Intelのかなり高いレベルから降りてきたもので包括的なコンセプトだったらしい。ある業界関係者は「この総シリアルインターフェイス化は、Intelの最高トップのレベルでの決定で、技術屋としてシリアルへ向かうべきという信念から始まったと聞いた」と伝える。つまり、Intelは、少なくとも7～8年前に、全てのインターフェイスはパラレルからシリアルへ向かうべきという信念を固め、そのための戦略を発動させたことになる。USBやSerial ATA、3GIOといったテクノロジはこの延長線上に登場したと考えられる。
Intelがシリアル化構想を抱いた理由は明白だ。それは、システム全体のパフォーマンス向上の維持を、適切なコスト内で実現するためだ。Intelにとって、CPUのパフォーマンスを継続的にアップして行くことは規定の路線だ。しかし、このままでは、周辺デバイスがCPUの足を引っ張ってしまうため、早晩、システム性能の向上は止まってしまう。CPUの性能向上を維持するためには、周辺デバイスとそのインターフェイスを高速化する必要がある。それも、PCに採用できる経済的なコストの範囲で。
シリアルインターフェイスには様々な利点がある。まず、ピン当たりの転送レートを高めやすいため、GHzクラスの高速伝送が可能になる。信号線数が減るため、メモリバスの引き回しの苦労も減る。シリアルリンクを複数束ねることで、より広帯域も実現できる。また、メモリインターフェイスに使った場合は、PC向けDRAMの大きな問題であるGranularity(グラニュラリティ:粒度=最小構成容量)を気にする必要もなくなる。つまり、最初のハードルは高いものの、それを突破すれば、より広帯域を低コストに得られる道が開ける可能性があるわけだ。おそらく、Intelがチップセットでの支配力を強めようとしてきたのも、インターフェイスを自分たちの望む方向へ進化させたいがためだったと思われる。
●RDRAMはシリアルメモリへの道程
ここ数年のIntelの努力で、周辺I/Oに関しては、シリアル化への流れはほぼ既定のものとなっている。ところが、メモリインターフェイスに関しては難航した。というか、ほぼ逆行している。
Intelは、シリアル化に向かう中間ステップとして、まず、狭インターフェイス幅でピン当たりの転送レートの高いRambusの技術を採用した。Rambusと提携し、PCからサーバーまでをカバーできるRDRAMを開発させ、それを次世代DRAMのメインストリームに据えようとしたのだ。おそらく、Intelのいちばん最初の計画は2002年まではRDRAMで行き、その次世代か次々世代でシリアルメモリへと持って行くというものだったと推測される。
RDRAMの利点は明白だった。スキューの少ない狭インターフェイス幅で、モジュールの分岐が無い配線のため、転送レートを高くできる。信号線数が減るのでマザーボード上での引き回しはもずっとラクになる。グラニュラリティもずっと緩和される。また、1～4チャネルまで、チャネル数を増やすことで、より広帯域も容易に実現できる。つまり、PC向けは1～2チャネル、サーバーは3～4チャネルといった構成が容易にできて、しかも、同じRDRAMデバイスで、そのどちらも対応できる。つまり、同じx16やx18のRDRAMチップで、1.6～6.4GB/secまでの帯域にスケーラブルに対応できるのだ。純粋に理論的に見ると、RDRAMは理想的なソリューションだった。
しかし、結局は様々な要素が絡んで、理論通りには行かず、Pentium IIIプラットフォームでのRDRAMは失敗してしまう。そして、Intelが決めたDRAM技術でロイヤリティを(Rambusに)払ってまで製品化するという、IntelのRDRAM戦略そのものに対する反発が強まってしまった。つまり、シリアルメモリへ向けて、DRAMアーキテクチャに対する影響力を強めてゆこうというIntelの基本戦略自体が揺らいでしまったのだ。
●Intelから見るとDRAMの構造自体が問題
そこで、Intelは次の2003年以降のDRAM規格については、大手DRAMベンダーとともにスペックを策定することにした。というか、そうせざるを得なくなったようだ。それが2000年1月にIntelがトップDRAMベンダー5社と結成したメモリ業界団体「ADT(Advanced DRAM Technology)」だった。ADTの設立時のメンバーは、Intel、Micron Technology、Samsung Electronics、Hyndai Electronics(現在はHynix Semiconductor)、NEC(現在は日立製作所とエルピーダメモリを設立)、Infineon Technologiesの6社。明確なRambus外しだった。
ADTで実際にどんな話し合いが行われたのかはわからない。Intelが、ADTでも最初はシリアルメモリ的な構想も提案したと言う関係者もいる。だが、結論から言うと、Intelはシリアルメモリを当面は諦めることにしたらしい。
Intelのパトリック・ゲルシンガー副社長兼CTO(Corporate Technology Group)は、9月末のインタビューでこの件について次のように説明していた。
「総合的に見れば、現在のDRAMテクノロジでは、ハイスピードのシリアルインターフェイスは効果的に働かない。それは、メモリデバイスが過去20年間、スピードを上げる方向ではなく、集積度を上げる方向に最適化されてきたからだ。彼らのプロセス技術は、広幅で低速なインターフェイスへと向いている。
これが、メモリ業界がRambusの技術に適応するのが難しかった根本的な理由のひとつだ。Rambusはシリアル技術ではないが、非常にハイパフォーマンスの信号インターフェイスだった。しかし、従来のDRAM技術とは技術的な継続性がなかったため、メモリ業界は適応が難しかった。そのため、DDRやDDR IIのような進化的な広インターフェイスのアプローチが登場してきた。一般論としては、我々はシリアルインターフェイスがプラットフォームにとって非常に重要だと考えている。しかし、メモリインターフェイスには、まだ適しているとは言えないようだ」
ここでゲルシンガー氏が言っているのは、インターフェイスを高速化するだけの問題ではないという話だ。例えば、インターフェイスを高速化しようとしても、DRAMのメモリコア自体が高速化されないと、ついて来れなくなってしまう。ところが、コアを高速化しようとすると、どうしてもビット密度が犠牲になり、容量当たりのコストが上がってしまう。大容量化で差別化を図り続けてきたDRAMベンダーはそれには抵抗がある。
だから、メモリセルの高速化や、バンクの細分化などを避ける形での高速化技術として、DDRやDDR IIへと向かうわけだ。例えば、DDRやDDR IIでは、マルチプリフェッチにすることで、コアクロックは従来通りで、ダイサイズも極端に増やさずに済ます。しかし、Intelとしては、ダイサイズ(半導体本体の面積)が大きくなっても、高速化した方がいいと思うわけで、こうした方向性が歯がゆいということらしい。
ただし、ゲルシンガー氏の見方は、CPUをハイスピードへと引っ張ってゆきたいIntelの立場のものであり、DRAMベンダー側から見ると話は違う。例えば、あるDRAM業界関係者は次のように指摘する。
「結局、現状ではどんなに帯域が広いメモリを積んだところで、それを反映できるベンチマークを使わない限り、性能の違いを示せない。それなのにIntelは、アプリケーションによってこんなに差が出るんだという議論しかしない。Intelが3GHzや4GHzのCPUを作っても、アプリケーションがついて来ていないのが実状。だから、CPUもオーバースペックで、Intel自身、首が絞まっている。つまり、ひたすら大容量化へ向かったDRAMの方向性が問題だとするなら、ひたすら高速化へ向かったCPUも問題を抱えている」
そう、ハイスピードへ突っ走り過ぎたIntelにも問題があると、DRAMベンダー側からは見えるわけだ。これはDRAMベンダーだけでなく、PC業界の多くの関係者が感じていることだろう。それでも、DRAM業界はDDR II/IIIと、Intelの望むペースより遅いとしても高速化を目指す。そうしないと生き残れないからで、これが、現在の業界の姿だ。
□関連記事
【11月30日】DRAMの前に立ちはだかる最大の壁グラニュラリティ
http://pc.watch.impress.co.jp/docs/article/20011130/kaigai01.htm
(2001年12月7日)
[Reported by 後藤 弘茂]