|
●デュアルチャネルRDRAMシステムのコスト低減がカギ
一転してRDRAM路線に戻ったPentium 4プラットフォームの最大の課題は、デュアルチャネルRDRAMシステムのコストの低減だ。これを、SDRAMシステムと大差ないところまで縮小しなければ、Intelの言っているようなメインストリームPCを全部RDRAMに置き換えるロードマップの実現は難しい。今回のIDFでは、メモリ関連のセッションでこの点についての展望が説明された。
例えば、Samsung Electronicsが行なったセッションでは、2チャネルRambusインターフェイスを1枚のRIMMでサポートできる「2-Channel RIMM」が紹介された。この新RIMMを使うと、現在のようにRIMMを2枚セットで挿す必要がなくなる。また、IntelやDRAMベンダーからは、マザーボードやRIMMの基板層数を減らす方向で開発が進んでいることも紹介された。
このほか、DRAMベンダーからは、ローコストRDRAMチップデザインである「4i(4インディペンデントバンク構成)」など、RDRAMチップ自体の製造コストを引き下げる技術や見通しも解説された。それによると、最終的には、2002年にRDRAMの製造コストをSDRAMの10%増し以内に押さえ込むという。つまり、RDRAM自体のコストを引き下げると同時に、プラットフォームのコストも抑え、その結果、デュアルチャネルRDRAMプラットフォームをリーズナブルなコストに持って行こうというわけだ。
こうしたRDRAMのコスト削減は、'99年秋に結成された、RDRAM普及のための業界団体Direct RDRAM Implementers Forumで最重要議題として検討するとされていたもの。その結果がようやく見えてきたということになる。
●2-Channel RIMMがついに登場
2-Channel RIMMは、Samsungが行なった将来のメモリ技術のセッションに登場した。現在のRIMMは、1枚で1つのRDRAMチャネルにしか対応していない。そのため、デュアルチャネルRDRAMシステムでは、最低2枚のRIMMが必要となってしまう。だが、2-Channel RIMMは1枚のRIMMで2チャネルをサポートするため、デュアルチャネルシステムでも1枚づつの増設が可能だ。2-Channel RIMMでは、1枚のRIMMの右側のデバイスと左側のデバイスがそれぞれ異なるチャネルでチップセットに接続されることになる。
Samsungによると、同社はこのRIMMをすでに開発中で、時期は発表できないが、実際に市場へ出荷する計画を立てているという。また、この規格はSamsung独自のものではなく、他のメーカーも互換のRIMMを開発あるいは計画しているとSamsungは説明する。これは、2-Channel RIMMがSamsung独自の拡張デザインではなく、Rambusの規格であることを意味している。
情報筋によると、2-Channel RIMMはコードネーム「Platte(プラット)」と呼ばれ、Rambusは2001年に導入の計画でいたという。それが止まっていたのが、今回のIntelのRDRAM路線への揺り戻しで、また復活したようだ。ちなみに、Samsungはこのほか4-Channel RIMMテクノロジや、4チャネル以上(例えば8チャネル)をサポートするMulti-Channel RIMMテクノロジなども説明している。
●Pentium 4マザーボードのレイヤー数を減らす
今回のIDFのIntelのメモリセッションでも、2-Channel RIMMの導入を示唆する発言があった。セッションでは、Intelでメモリ戦略を担当するPeter MacWilliams氏(Intel Architecture Labs、Intel Fellow)が登場、改めてデュアルチャネルRDRAMがPentium 4に最適なメモリアーキテクチャだと強調した。その上で、MacWilliams氏はRDRAMシステムのコスト問題に触れ、まずデュアルチャネルRDRAMプラットフォームのコストをSDRAMプラットフォームの7%増しまでに押さえ込むプランを発表した。
それによると、デュアルチャネルRDRAMマザーボードのコストが高いのは、6層マザーボード、4基のメモリソケット、ターミネーションなどで、そのいずれも削減できるという。その中で、RIMMソケットの数を2基に減らすことができると言及している。これは、2-Channel RIMMを前提とした展望だと思われる。
また、MacWilliams氏はマザーボードのレイヤー数に関しても現在の6層を4層に低減する開発が進行中だと説明した。業界筋によると、4層のデュアルチャネルRDRAMマザーボード設計は、IntelがRambusの協力を得てすでにデザインを開発しているという。このほか、MacWilliams氏はRDRAMシステムではデュアルチャネルでもチップセットのメモリピン数が約160と少なくてすむという利点を指摘。RIMMソケットとマザーボードのレイヤー数を減らすことで、最終的にデュアルチャネルRDRAMマザーボードのコストをPC133 SDRAMマザーボードの7%増しに抑えることができると説明した。MacWilliams氏によると、DDR SDRAMマザーボードのコストはPC133の6%増しでデュアルチャネルRDRAMとほぼ変わらなくなるという。
ちなみに、RIMMについても、8層から6層へのレイヤーの削減、さらに4層への削減も提案されているという。RIMMのテスト工程のコストは、多くのデバイスを同時にテストできるパラレルテスティングの機器の導入により解決できるという。
●4iデザインでDDR SDRAMのコストに迫る
一方、RDRAM自体のコストに関しては、エルピーダメモリ、東芝、Samsungが中心になって説明を行なった。RDRAMのコスト高の要因は、ダイサイズ(半導体本体の面積)のオーバーヘッド、パッケージコスト、テスティングコストだ。
このうち、一番の要因であるダイサイズの削減は、バンク数を減らすことで行なう。RDRAMは、現行の128/144Mbit品と256/288Mbit品では、32バンク(2バンクづつセンスアンプを共有)のメモリバンクを持つ「2x16d」デザインとなっている。これは、同容量のSDRAMの4独立バンクよりはるかに多く、RDRAMのコストをアップする大きな要因となっている。そこで、ローコストデザイン「4i」では、このバンク数を4バンクに減らす。このほか、「16d」デザインも導入される。
これによるダイオーバーヘッド(SDRAMに対して)の削減は、効果を一番大きく見積もっているSamsungで、同じ256Mbit世代で2x16dが10%なのに対して4iは5%となっている。エルピーダの見積もりはそれよりやや多く、4iで7~8%のダイオーバーヘッドとしている。ちなみに、エルピーダによると、同容量のDDR SDRAMのダイオーバーヘッドはx16で4~5%、x32だと10%程度だという。つまり、4iとほとんど差がなくなってしまうという。ちなみに、256Mbitになると、DDR SDRAMではメモリのグラニュラリティ(granularity:最小構成単位)がx16で128MB、x32で64MBとなる。
4iは、エルピーダと東芝が0.13μmの256Mbit品で来年前半の量産、1社だけ先に走っていたSamsungは今年中盤から出荷する計画だった0.17μmの256/288Mbit品をプロトタイプ扱いにして、シュリンク版で来年頭から量産に入るようだ。もっとも、実質的にボリュームを出すのは、Intelの次世代RDRAMチップセットが迫ってからということになる。
パッケージングコストの削減は、WBCSP(ワイヤボンディングチップサイズパッケージ)など低コストのパッケージへの変更で行なう。また、RDRAMは高クロック駆動であるため、高クロック品の歩留まりが悪いが、プロセスの微細化によりこの問題は解決するという。高クロック品の歩留まりについては常に控えめなエルピーダも、今年の第3四半期にはほとんどがPC800になり、2002年入るとより高速なPC1066が20%程度採れるようになるという見通しを示した。また、MacWilliams氏によると、ラーニングカーブの上昇でも歩留まりの向上が見込めるという。
こうしたコスト削減により、エルピーダの見積もりでは2001年の頭で70%程度のRDRAMのコストオーバーヘッド(SDRAMに対する)は急激に減少、2002年の後半には(4iデザインが)DDR SDRAMのコストにほぼ近づくという。各社とも、2002年の4iのコストオーバーヘッドはほぼ10%を見込んでいる。
以上がIDFで説明されたRDRAMのコスト削減計画の概要だ。もっとも、メモリの価格は、結局のところボリュームが出ない限り、技術的にもマーケット的にも下がらない。だが、今回の展開がこれまでと違うのは、少なくともメモリベンダーのうち3社がこれに乗ってRDRAMの大幅増産計画を立てていることだ。そうした意味では、今回の話は現実性が高い。
とはいえ、RDRAMは一回ミソをつけてしまっている。マザーボードベンダーやメモリモジュールベンダーのRDRAMへの不信は強く、PCベンダーはIntelの度重なるメモリ戦略変更にいらだっている。RDRAMのぎちぎちに縛るデザインガイドへの反発もある。また、Intelだけがチップセットベンダーというわけではなく、DDR SDRAM陣営には強力なMicron Technologyが残っている。少なくともAMDプラットフォームとサーバーはDDR SDRAMへ行ってしまう。
こうした状況にあるため、DRAM全体の動きは、まだどう推移するのか見えにくい。
(2001年3月1日)
[Reported by 後藤 弘茂]