 |
|
●オーバー1GHzへ向けたVIA/Centaurの動き
 |
| Samuel II |
オーバー1GHzの年内達成を目指してCyrix IIIが走る。米サンノゼで1月22日から開催されているPlatform Conferenceで、VIA Technologies傘下のCentaur Technologyは、今後のCPUロードマップを示した。また、第2世代のCyrix IIIであるコードネーム「Samuel II」の実チップを、初めてオフィシャルに公開した。Samuel IIはシステムを600MHzで走らせた状態でデモされており、出荷間近という公約がウソではないことを示していた。
 |
 |
 |
| 見かけは普通のCyrix IIIだが背面にC5Bの文字が | キャッシュは64KB クロック周波数は600MHz |
Samuel II デモ機 ファンレス動作が可能 |
VIA CPUのオーバー1GHzのロードマップと言うと、あやしげに聞こえるかもしれないが、今回は様相が違う。それは、台頭する台湾ファウンダリの勢いが背景にあるからだ。ロードマップをもう少し突っ込んで見てみたい。
【VIA/Centaur CPUの概要】
| CPU名 | C5A | C5B | C5C | C5X |
|---|---|---|---|---|
| コード名 | Samuel I | Samuel II | Ezra | |
| L1キャッシュ | 128KB | 128KB | 128KB | 128KB |
| L2キャッシュ | × | 64KB | 64KB | 256KB |
| 製造プロセス | 0.18μm | 0.15μm | 0.15μm 0.13μm? | 0.13μm? |
| 配線 | アルミ | アルミ | アルミ | 銅 |
| コア電圧 | 1.9V | 1.5V | 1.2V | 1.2V |
| トランジスタ数 | 1,120万 | 1,580万 | 1,590万 | |
| ダイサイズ | 75平方mm | 52平方mm | 52平方mm | 65平方mm |
| パッケージ | PGA | PGA EBGA μPGA | PGA EBGA μPGA | - |
| サンプル | 済み | 00/10 | 01/Q1 | 01/Q3? |
| 量産 | 済み | 01/Q1 | 01/Q2 | ? |
【VIA/Centaur CPUのクロックロードマップ】
| C5A | C5B | C5C | C5X |
|---|---|---|---|
| 1.2GHz | |||
| 1.1GHz | |||
| 1GHz | |||
| 950MHz | 950MHz | ||
| 900MHz | 900MHz | ||
| 850MHz | 850MHz | ||
| 800MHz | 800MHz | ||
| 750MHz? | 750MHz | 750MHz | |
| 700MHz | |||
| 650MHz | |||
| 600MHz | |||
| 550MHz | |||
このスケジュールの通りなら、VIAのCPUは年内にはオーバー1GHzに到達、1年で2倍近くクロックが伸びることになる。その原動力になっているのは、製造プロセス技術の進化だ。現在、0.18μmで製造しているCyrix IIIは、もうすぐ0.15μmのSamuel IIへ移行、さらに0.13μmへと急ぎ足で駆け上ることになる。0.13μmのスケジュールに関しては、確実にAMDよりも早く、C5Cが0.13μmなら、IntelのデスクトップCPUの0.13μmシフトよりも早い可能性ことになる。もっとも、Centaur Technologyのグレン･ヘンリー社長の表現はややあいまいで、スライドではC5Cは0.15μmとなっており、0.13μmのトランジスタを使うと説明している。
 |
 |
| VIA プロセッサロードマップのスライド | |
| TSMCのプロセステクノロジロードマップ | ||
| セグメント | 0.15μm | 0.13μm |
| コア | CL015G 1.5V 00/Q2 | CL013G 1.2V 00/Q4 |
| ハイパフォー マンス | CL015LV 1.2V 00/Q2 | CL013LV 1.0V 00/Q1 |
| ウルトラ ハイスピード | CL015HS 1.2V 00/Q3 | CL013HS 1.0V 01/Q1 |
| ローパワー | CL015LP 1.5V 00/Q3 | CL013LP 1.5V 01/Q2 |
そのTSMCのプロセステクノロジの特徴は、用途ごとに最適化した複数のプロセス技術を持っている点だ。ASICなど向けでベースとなる「Core」、グラフィックスチップなど高性能な製品のための「High Performance」、CPUなど超高性能を求める製品のための「Ultra High Speed」、そしてポータブル向け製品のための「Low Power」の4タイプだ。では、VIA/Centaur CPUはこのうちのどれを使うのだろう。
●ローコストにこだわるVIA/Centaur まず、Samuel II(C5B)は昨年前半にサンプルチップが完成し、昨年秋からポツポツと顧客にサンプルを出し始めていた。しかも電圧は1.5Vであることを考えると、CL015Gあたりである可能性が高い。それに対して、Ezra(C5C)は数ヶ月遅れで昨年8月にテープアウトし、現在サンプルを社内テストしていると言っている。TSMCの0.13μmは、昨秋にカスタマデザインに入り、最初のウエーハのアウトプットは12月だったので、C5Cは0.13μmにしては時期が早すぎるように見える。ヘンリー氏が微妙な表現をしているのは、このあたりと関係があるのかもしれない。
もっとも、VIAはすでに、TSMCからCyrix IIIを集積した0.13μmプロセスの最初のウエーハを受け取ったと昨年12月に発表している。そのリリースによると、VIAが0.13μm版Cyrix IIIで採用するプロセスは「CL013LV」だという。つまり、TSMCがCPU向けに開発した「CL013HS」プロセスは当面は使わない模様なのだ。これは技術的な理由なのか、それとも経済的な理由なのかは説明されていない。しかし、経済的な理由である可能性が高いような気がする。
例えば、0.15μmのCPU向けプロセス「CL015HS」は他のプロセスと比べるとSRAMセルサイズなどが大きくダイサイズ(半導体本体の面積)が大きくなってしまう。つまり、経済的ではないのだ。これは、0.13μmでも同じだと思われる。ヘンリー氏はスピーチで、ダイサイズを業界最小に抑え、ローコストにすることが最重要の戦略だと強調していた。だとすると、性能よりもコストを優先した可能性がある。
じつは、VIA/CentaurのCPU計画を見ていると、このローコストへのこだわりが強烈に感じられる。例えば、TSMCのプロセスは銅配線が使えることが売りのひとつだが、Cyrix IIIシリーズはEzraでも使う予定がない。これは、銅配線の方がどうしても製造コストと歩留まりが悪くなってしまうからだと思われる。また、Cyrix IIIは、未だにCPUの外周にボンディングパッドがあり、ワイヤボンディングでパッケージに実装している。他のCPUメーカーは、電気的な特性のいいC4フリップチップパッケージにとうに移ってしまったのにだ。ヘンリー氏によると、Cyrix IIIはこのためにパッケージングコストが安いと言う。
つまり、VIA/Centaur CPUはあくまでも低コストで低価格のボリューム帯を狙うということだ。こうしたCentaurの戦略は、同じファブレスCPUメーカーのTransmetaと好対照をなしている。TransmetaのCrusoeは、コストの高いことで有名なIBMの最先端プロセスで、銅配線を使い、互換CPUとしては比較的高価格で売っている。
●台湾ファウンダリのおかげで性能が向上する
だが、そんなケチケチ路線のVIA/CentaurのCPUも、台湾ファウンダリがどんどん力をつけてゆくために、自然とパフォーマンスが底上げされてゆく。オーバー1GHzを達成できるのは、TSMCのプロセスがぐいぐい進化しているからで、それは、IDT傘下でIDTファブを使っていた時のCentaurでは考えられなかったことだ。今や、ファブレスが最先端プロセスを使える時代なのだ。
半導体業界関係者に聞くと、今、いちばんアグレッシブなのは台湾ファウンダリだという。半導体製造装置も、最新鋭のとてつもなく高価なマシンをポンと買って行くとか、他社のプロセス技術者をどんどん引き抜いているとか、ともかくあやしげなウワサが流れているが、今の勢いを見ているとそれもウソではないだろうという気がしてくる。
このほかのアップデートとしては、今年第3四半期が出荷目標の次世代CPU「C5X」のダイサイズがやや大きくなった。55平方mmだったのが65平方mmになっていたが，これはL2キャッシュが64KBの計画だったのが256KBになったからだ。これは、低コストを目指すVIA/Centaurの路線とは矛盾するようだが、やはりこの程度のL2キャッシュを積まないと、性能が上がらず新アーキテクチャも意味がなくなってしまうと判断したのだろう。
（2001年1月24日）
[Reported by 後藤 弘茂]