|
|
 |
4月25日～27日 開催（現地時間）
会場：New Orleans Morial Convention Center
●ゲルシンガー副社長が2001年のプランを明らかに
Intelは「Coppermine（カッパーマイン）」を0.13μmへと移行させる。また、来年前半に発表する「ICH（I/O Controller Hub）3」でUSB 2.0をサポートする。WinHECで講演を行なったIntelのゲルシンガー副社長兼CTOは、報道関係者向けのQ&Aセッションでこうした2001年の計画を明らかにした。ゲルシンガー氏との質疑応答は以下の通り。
--来年、0.13μmプロセスでの生産を始めるのか。また、その場合、P6コア（Pentium Pro/II/IIIのコア）を0.13μmプロセスに持っていくのか？
「イエスアンドイエス。われわれは、来年、0.13μmでの製造を始める。そして、P6コアも0.13μmにする」
--そのコードネームは
「言えない（笑）」
--USB2.0がチップセットに統合されるのはいつか？
「来年だ」
--来年の前半なのか後半なのか
「チップセットのおもな周期は、年の前半に発表して、ボリューム出荷が後半になるというものだ」
--USB2.0は来年のICHに含まれるということか
「そうだ」
--その名前はICH3になるのか
「そうだ」
IntelがP6コアを0.13μmでも製造するというウワサは、じつは少し前から流れていた。業界関係者の話を総合すると、どうやら0.13μm版Pentium IIIのコードネームは「Tualatin（テュアラティン）」らしい。これは、オレゴン州にあるIntelのP6/Willamette系CPUの開発部隊の所在地のすぐ近くの地名で、いかにもありそうな名前だ。
●Willametteのダイサイズは190平方mm程度か
 |
 |
| 「Willamette」と見られるダイ写真 | ダイ部分を拡大 |
CoppermineとWillametteの2次キャッシュサイズは、同じ256KBだと見られている。そのCoppermineの2次キャッシュSRAMの面積は32平方mmだ。そして、このダイ写真を見ると、Willametteのダイの中で2次キャッシュSRAMと思われるエリアは約17％程度のように見える。そこで逆算してみると、Willametteのダイは約190平方mmということになる。
もし、Willametteのダイサイズがこの計算通り約190平方mmだとすると、0.35μm版Pentium II（Katmai:カトマイ）の203平方mmと同程度ということになる。Katmaiはある程度普及したものの、ダイサイズが大きく製造量が限られるため、パフォーマンスデスクトップ市場をフルカバーすることはできなかった。おそらく、Willametteの普及パターンも似たようなものになるだろう。
しかし、来年後半に「Northwood（ノースウッド）」というコードネームだと言われる0.13μm版Willametteに移行すると、話は違ってくる。一般に、製造プロセスが1世代進むと、CPUのダイサイズは前の製造プロセスの時の50～60％程度になる。そのため、Northwoodのダイサイズは100～120平方mmになり、0.13μmプロセスが立ち上げるにつれて、普及は一気に進むだろう。ただし、Northwoodでは、高クロック化する分2次キャッシュの容量も増やすと思われるので、ダイサイズはやや大きくなるだろう。
●Tualatin投入の目的は
こうしたWillametteの展開を考えると、Intelが0.13μm版Pentium IIIを投入するというのは、意外な展開だ。それは、低コストなNorthwoodの投入で、Willametteアーキテクチャがローエンドまでカバーするようになると見られていたからだ。それなら、あえてPentium IIIを0.13μmに移行する必要がないわけだ。
それなのに、Intelが0.13μm版Pentium IIIを出す理由として考えられるのは3つだ。
ひとつ目は、MMX Pentiumの時と同様に、モバイルCPUへ展開するという可能性だ。Pentium IIIとWillametteでは、同じ0.13μmプロセスへ移行した場合でも、Pentium IIIの方が消費電力が低くなる。つまり、バッテリ駆動時間がより長いノートPCが可能になるわけだ。
一般的には、プロセスが1世代進むとCPUの消費電力は同じクロックでも60～65％程度になると言われている。そうすると、現在、700MHzのモバイルPentium IIIを搭載しているノートPCに、熱設計はそのままで1.1xGHz程度のTualatinを搭載できることになる。おそらく、熱設計基準を20Wかそれ以上に引き上げることで、1.2～1.3GHzも搭載できるようになるだろう。また、もっと熱設計が厳しい薄型ノートPCにも800～900MHzを搭載できるようになるはずだ。
しかし、業界関係者はIntelがTualatinをデスクトップに計画していると伝えている。つまり、モバイルオンリーの製品ではないということだ。そこで、二つ目の理由として浮上するのは、Tualatinが、Willametteの普及が進まなかった場合の“保険”である可能性だ。Willametteプラットフォームは、現在予定されているチップセットがDirect Rambus DRAM（DRDRAM）にしか対応していない。そのため、もしDRDRAMへの移行が来年も進まないと、メモリの供給が足を引っ張ってWillametteの普及が遅れてしまう可能性もある。Intelは、そうしたケースの場合に、Tualatinを投入することでWillamette搭載PCの品不足を補うつもりなのかもしれない。
一般に、1世代製造プロセスが進化すると、同じCPUのクロックは最高で1.5～1.6倍になる。0.18μm版Pentium III（Coppermine）は1.1xGHz近辺まで上がると見られているので、Tualatinの最高クロックは計算上1.7xGHz程度になる。これは、2002年でも十分コンペティンティブなパフォーマンスだ。
三つ目として想定できるのは、将来の統合CPUのコアにTualatinを使おうと考えている可能性だ。Intelは、今年後半、ローエンドPC用にグラフィックスチップとチップセットのMCHを統合した統合CPU「Timna（ティムナ）」を出すと発表している。Timnaは、基本的にCoppermineと同じコアなので、クロックは1.1xGHz程度で頭打ちになるだろう。おそらく、Timnaは来年後半には1GHzに達しているはずで、2002年以降に高性能化を図るためには、Tualatinコアを使うしかない。
もっとも、Intelには、統合CPUのコアにNorthwoodを使うという選択肢もある。しかし、その場合はダイサイズ（半導体本体の面積）が大きくなり製造コストが上がってしまうため、ローエンドを狙う統合CPUには向いていない。製造プロセスが1世代進むとダイサイズが50～60％程度になるとすると、現在106平方mmのCoppermineコアは60平方mmになる。これは、統合CPUコアとしては魅力的なサイズだ。
ゲルシンガー副社長兼CTOは、ICH3でUSB 2.0がサポートされることを認めた。では、ICH3が使われるチップセットは何になるのだろう。
IntelのOEM関係者によると、ICH3になるのは、来年前半に登場する「Tulloch（タラクまたはテュルック）」「Camino3（カミーノ3）」「Almador（アマドール）」と呼ばれる3つのチップセットと、Timna後継の「Timna+」からだという。これらのチップセットについては、概要が明らかになり次第レポートしたい。
□WinHEC 2000のホームページ（英文）
http://www.microsoft.com/winhec/
(2000年4月28日)
[Reported by 後藤 弘茂]