 |
|
 |
【サーバー＆ワークステーション】 |
まず、新たに2つのCPUが登場した。IA-32のロードマップにコードネーム「Gallatin（ガラティン）」が加わり、IA-64では謎の5番目のプロセッサの存在がアナウンスされた。
関係筋によるとGallatinは、Willametteのサーバー／ワークステーション版である「Foster（フォスタ）」の後継と位置づけられているという。登場時期は2001年後半。これは、Intelが次の0.13μmルールの製造プロセスを立ち上げる予定時期と一致しているため、Gallatinは0.13μm版のFosterの可能性が高い。
一方、IA-64系は来年登場する2世代目「McKinley（マッキンリ）」の0.13μm版として、2002年にハイパフォーマンス版の「Madison（マディソン）」とコストパフォーマンス版の「Deerfield（ディアフィールド）」の2種類が予定されている。つまり、「Itanium（Merced）」を含めて合計4つのCPUプロジェクトが走っているわけだ。そして、IntelのIA-64マーケティングマネージャ、リサ・ハンブリック氏によると、「5つ目のCPUもすでに計画されている」、「これは、2003年に登場し、MadisonよりさらにパフォーマンスをのばしたCPUになる」という。
●GallatinでIA-32はサーバーエリアでも延命
Foster後継のGallatinは、0.13μm版なら高クロック化に拍車がかかる。このコラムで以前、Intelの資料をベースにWillametteのクロックを予測した（【2月25日】「来年末、Willametteは2GHzに到達する」）が、それを当てはめると2～3GHzレンジになるはずだ。また、オンダイのキャッシュの量も増える可能性がある。
ちなみに、Fosterには、Willamette同様に256KBのオンダイ 2次キャッシュだけのエントリ版と、512KBまたは1MBの3次キャッシュも搭載した4ウエイ向け版の2種類がある。0.18μm版Pentium III Xeon（Cascades:カスケイド）にも、同様に大容量オンダイ 2次キャッシュ版があるが、P6バスの制約で4ウエイで使う場合にはFSB（フロントサイドバス）は100MHzに制限されている。しかし、FosterではFSBがソースシンクロナスクロッキングになったために、こうした制約はなくなりデータ転送はWillamette同様400MHzで行なわれる見込みだ。
Gallatinで興味深いのは、Intelがサーバー＆ワークステーションエリアでも、IA-32とIA-64を併存させるつもりでいることだ。'97年11月のCOMDEXでのグループインタビューで米Intelの副社長兼ジェネラルマネージャ（Desktop Products Group）のパトリック・P・ゲルシンガー氏は、「IA-64プロセッサが登場したらサーバーとワークステーション向けのIA-32系MPUの開発はストップする」、「この分野ではIA-64への移行は急速に進むと見ている」と語っていた。ところが、IA-64登場以降も、IA-32のサーバー＆ワークステーションCPUは、まだ発展を続ける計画に変更されている。これは、それだけWillamette/Foster系の設計がIntel内部でも評価されているか、IA-64への移行に時間がかかると懸念されているか、そのどちらかだろう。
●5番目のIA-64は新アーキテクチャか?
一方、謎の5番目のIA-64プロセッサだが、このCPUが登場する2003年は、Intelが0.10μmプロセスを導入するとアナウンスしている年だ。そのため、この謎の5番目はMadisonの0.10μm版と考えるのが妥当だが、新しい第3（Merced、McKinley系に続く）のIA-64アーキテクチャを採る可能性もある。
Mercedが2000年、McKinleyが2001年で、IntelのCPU開発サイクルが4～5年だったことを考えると、2003年に新IA-64は早すぎるように見える。しかし、Mercedチームはすでに昨年シリコンを出しており、次のCPUの上流設計にはもう取りかかっているはずだ。つまり、2003年までに4年間の猶予はあるわけだ。
それに、IA-64では、IA-32と比べてCPUの性能を上げるための設計が、原理的にはある程度容易になる。これは、IA-64では、CPUを複雑にする原因であるスケジューリングのかなりの部分がコンパイラの分担となっているためだ。実際、IA-64チームは、Mercedより実行ユニットを増やしマイクロアーキテクチャを拡張したMcKinleyをMercedと平行して設計できた。
ただし、そのためにMcKinleyとMercedではコードの互換性の問題が発生すると思われる。つまり、McKinleyはMerced用にコンパイルされたコードを実行できるが、McKinleyの真のパフォーマンスは、McKinley用にコンパイルされたコードでないと発揮できない可能性が高い。これについてハンブリック氏は「すでに、MercedとMcKinleyの両対応のコンパイラの開発をしている」と説明する。
●Itaniumは733MHzで登場し800MHzにクロックを上げる
このほか、IA-64系をざっと見てみよう。まずItanium（Merced）は今年2月のISSCCで800MHzと発表されたが、最初は733MHzで登場すると業界筋は伝える。すぐに800MHzも登場するが、このあたりはIntelがかなり苦労している様子が伺われる。ただ、Itaniumの場合高クロックの障害はCPUコアだけでなく、CPUコアと同クロックで駆動する自社製2次キャッシュSRAMチップにもある。
Intelによると、Itaniumはキャッシュサイズが2MBと4MBの2バージョンがあるという。FSBはFoster同様にソースシンクロナスクロッキングバスで、データ転送は266MHz、帯域は2.1GB/sec。トランジスタ数はCPUコアが2,500万。このCPUコアには1次2次キャッシュが含まれる。Itaniumは、FPレジスタが1次データキャッシュに接続されておらず、2次キャッシュから直接データを持ってくることを想定したような構造になっている。そのため、1次キャッシュのサイズはかなり小さいと予想される。
Intelは、ItaniumをIA-64へのソフトウェアの移植を進めるための試験台と考えているフシがある。というのは、次のMcKinleyまでは、アグレッシブに攻める気配がないからだ。しかし、McKinleyではミッドレンジのサーバー＆ワークステーション（Itaniumではほとんど浸透しないと見られる）にも、浸透を図る。McKinleyでは3次キャッシュもオンダイとなるため、外付けSRAMチップにクロックの足を引っ張られる心配もなくなり、製造コストも下がると見られる。クロックは、確実にオーバー1GHzになるだろう。
●IA-64系はバス互換性を持たせて移行を容易に
Intelは、本命のMcKinleyのために、Itaniumからのマイグレーションパスを重視している。McKinleyのバスは、「Itaniumとバストランザクションが全く同じで、スピードがより高速になる」、「そのため、（同じシステムで）ItaniumからMcKinleyのマイグレートは可能だ。すでにいくつかのOEMメーカーは、マイグレートを計画している」（ハンブリック氏）という。
ただし、Itaniumのバスと比べてMcKinleyバスはかなり高速になる。Intelは、昨秋のIDFの技術セッションで2001年のワークステーションに6GB/secクラスのFSB帯域が必要となると説明しているため、McKinleyのバス帯域は6.4GB/secになると見られている。これは、128ビット幅で200MHzのダブルパンプ（ダブルデータレート）で400MHzのデータ転送を行なった場合のスペックだ。
ちなみに、McKinley以降は、バスは完全互換になる。「McKinleyとMadisonのバスは同じ」（ハンブリック氏）で、同じチップセットが使えるようだ。ただし、「IA-64とIA-32ではバスは異なる」と説明する。将来のIA-32プロセッサでも、ダイレクトにIA-64用チップセットに接続することはできないという。
しかし、IntelのOEMメーカー筋からは、Intelは次々世代のサーバー＆ワークステーション用チップセット「Intel 870」でIA-32とIA-64の両アーキテクチャに対応するという情報もある。このあたりは、どうなるのかまだ不鮮明だ。
□関連記事
Intel MPUロードマップ
http://pc.watch.impress.co.jp/docs/article/intel/roadmap.htm
（2000年3月29日）
[Reported by 後藤 弘茂]
