■後藤弘茂のWeekly海外ニュース■ Intel 4つ目のx86 CPU開発センター「バンガロール」

●IntelのCPU設計センターに新たに加わったバンガロール

　先週、サンフランシスコで開催されたISSCCで、Intelは6コアのXeonファミリである「Xeon 7400シリーズ (Dunnington:ダニングトン)」の回路設計の詳細を発表した。DunningtonはMPサーバー向けのハイエンドCPUだ。ISSCCで発表を行なったIntelのRavishankar Kuppuswamy氏は、DunningtonはインドのBangalore(バンガロール)にあるIntelの設計センターが完成させたCPUであることを誇らしげに発表した。Intelにとって、新たなx86 CPU設計センターが産声を上げたことになる。

Dunningtonの概要

　IntelのPC&サーバー向けCPUは、いくつかの開発拠点で設計されている。まず、Digital Enterprise Groupの米オレゴン州ヒルズボロ(Hillsboro)の開発センターで、Pentium III/4やCore i7などを開発している。ヒルズボロと並んで重要なのは、Mobility Groupに属するイスラエルのハイファ(Haifa)の開発センターで、Pentium MやCore 2、Sandy Bridge(サンディブリッジ)などを開発している。

　このほか、米テキサス州オースティンの開発センターがAtom系CPUファミリを設計しており、米カリフォルニア州のサンタクララ(Santa Clara)は初期のx86 CPUやIA-64 CPUやサーバーCPUの派生品を設計している。また、米コロラド州のフォートコリンズ(Fort Collins)の設計センターはIA-64 CPUを、米カリフォルニア州のフォルサム(Folsom)はチップセットやCPUの一部を設計している。実際には、各開発センターはある程度協調して開発を行なっている。例えば、Intelは「Penryn(ペンリン)」については「イスラエルと米国(フォルサム)で協調して開発を行なった」と説明していた。

　しかし、核となる新しいマイクロアーキテクチャの開発を担っているセンターは限られる。x86では、Core i7のヒルズボロとCore 2のハイファ、そしてAtomのオースティンの3センターだ。Intelは、絶え間ない競争に打ち勝つために設計センターを育成しており、開発拠点を増やしつつある。バンガロールは、その最も新しい事例で、次の核拠点の候補でもある。

Intel CPUコア数の変遷※PDF版はこちら

●派生CPU設計からCPUマイクロアーキテクチャの開発へのステップ

　以前、IntelのJustin R. Rattner(ジャスティン・R・ラトナー)氏(Intel Senior Fellow, Vice President, Director(Corporate Technology Group) and Intel CTO)にインタビューした際、同氏はIntelの開発センターの育成パターンを次のように説明した。

　「新規のCPU開発センターは、まず、メインの設計センターで開発したCPUマイクロアーキテクチャの派生品を開発するところからスタートする。典型的には、プロセス移行品や、モバイル向け、サーバー向けの派生品の開発を担当する。こうした、派生品で1～2世代経験を積み、評価されると新規のマイクロアーキテクチャの開発をまかされる。」

　Rattner氏は、イスラエルの設計センターが、このパターンの成功事例だと説明した。同設計センターの場合は、MMX Pentiumの250nm移行版でモバイルをメインターゲットにした「Tillamook (ティラムーク)」から設計をスタート、その後、キャンセルになったグラフィックス統合CPU「Timna (ティムナ)」などを手がけた。そして、Pentium M (Banias:バニアス)で、Pentium IIIをベースにしながら、ほぼ独自のマイクロアーキテクチャを完成させた。

　ハイファのパターンを踏襲するなら、バンガロール設計センターもまさに育成コースに乗っていることになる。評価されれば、数世代の設計の後、インド産まれのマイクロアーキテクチャが登場することになるだろう。しかし、ハイファセンターのように、このコースに乗って行くのは簡単なことではない。

　例えば、Intelは486世代までは日本でも派生品の設計を行なっていた。イスラエルと同様に、筑波の設計センターは育成コースを歩み始めていた有力候補の1つだった。しかし、すでに説明したように、MMX Pentium世代では派生品の開発はイスラエルのハイファが担当するようになり、日本での開発は終息して行った。原因はわからないが、ここでコースが違っていれば、今頃は日本設計のIntel CPUが世界を席巻していたかもしれない。

●失敗したWhitefieldの後にDunningtonをまかされる

　Intelがインドに開発センターを開設したのは自然な流れだった。なぜなら、CPU関連のエンジニアには、元々インド系が多いからだ。あるCPU業界関係者は、「ラボで石を投げればインド系か中国系に当たる」と語っていた。実際、2002年にIntelがバンガロールにR&Dセンターを設立した当初は、米国のIntelから人材がUターンしたと言われていた。そして、同センターの初の作品がDunningtonだったわけだ。

　しかし、Intelバンガロール設計センターにとって、Dunningtonは、実は最初のCPU開発経験ではない。Dunningtonの前に、同センターではCore MAのネイティブクアッドコアCPU「Whitefield (ホワイトフィールド)」を開発していたが、そこでは失敗をしてしまった。

　Whitefieldはクアッドコアで、IA-64系の「Tukwila (タックウイラ)」と「コモンプラットフォーム (Common Platform)」となる予定だった。コモンプラットフォーム構想では、当初、IA-32のMPサーバーCPUとIA-64 CPU両系統の共通CPUソケットが計画されていた。そのため、共通のチップ間インターコネクトとして「QuickPath Interconnect (QPI)」(オリジナルには「CSI:Coherent Scalable Interface」と呼ばれていた)を使う予定だった。Whitefieldが完成していれば、QPIを実装した初めてのCPUになっただろう。2006年以降に投入される計画となっていた。

　しかし、Whitefieldの開発はキャンセルされた。Justin R. Rattnerは、2006年春に、その経緯を次のように説明した。

　「設計チームを育てるには、およそ8年かかる。単に、チップエンジニアを集めただけでは、いい設計チームはできない。Intelの場合は、うまく行かなかった例がインドだった。インドではクアッドコアCPUを設計していたが、遅れ続けた。そのため、結局、完成できないと判断して打ち切った。問題の1つは、情報の共有がうまく行かなかったことだ。例えば、1人が作ったRTL(Register Transfer Level)ファイルを、別なエンジニアがちゃんと理解して連携しないと設計が進まない。インドでは、エンジニア同士の連携がうまくいかず、開発が難航してしまった。」

●Whitefieldと較べると大人しいDunningtonの設計

　Whitefieldの開発キャンセルは、インドのメディアでは大きく報じられた。(「Intel decides not to develop Whitefield chip」The Times of India, 2005/10/27)。前後して、バンガロールの幹部がIntelを辞めたことなども報じられた。

　そして、Whitefieldのキャンセルの後に、IntelのサーバーCPUロードマップに登場したのがDunningtonだった。正確には、ネイティブクアッドコアのWhitefieldが取りやめになったことで、急遽デュアルダイのクアッドコアCPU「Tigerton (タイガートン)」が投入された。Tigertonは、既存のデュアルコアCPUを利用することで、CPUのエンジニアリングは最低に抑えて、チップセットを工夫することで短期間にクアッドコアを実現したピンチヒッターだった。そして、Tigertonの後継としてネイティブ6コアのDunningtonが据えられ、Bangaloreチームが再チャレンジすることになった。

　Whitefieldは、ネイティブクアッドコアCPUで、キャッシュ階層を最適化、QPIとメモリインターフェイスを統合すると見られていた。だとすれば、Core MAのクアッドコア化を行なうだけでなく、Nehalem的にインターフェイス回りを改革したCPUを開発していたことになる。Whitefieldの開発が遅れて、結局はキャンセルになってしまった一因はこのあたりにあったのかも知れない。新要素の多い大規模な設計で、設計者間のコミュニケーションがうまく取れず、モジュール間の設計の整合性がとれなくなったのかもしれない。

　そのためか、DunningtonはWhitefieldよりずっと大人しい設計となっている。基本的な構成は、デュアルコアのPenrynを3セット載せ、16MBの大容量L3キャッシュを搭載、コアとバスの調停を行なうスイッチロジックを実装した。Penrynコアはほとんど変更した形跡が見えず、メモリインターフェイスの統合はなく、FSB(Front Side Bus)も従来型パラレルバスのままで、QPIの導入はNehalem系まで見送られた。つまり、新しい技術要素を減らし、新規設計の規模を抑えて、迅速な開発を目指したのがDunningtonだと言えそうだ。

　実際、2005年のWhitefieldのキャンセルから、2008年のDunningtonの投入までの時間差はわずか3年。これは、Dunningtonの実際の設計にかけられた時間は、2年程度だったことを示している。CPU開発としては、かなり短い期間だ。

●Penrynベースのデュアルコア単位で制御

　ISSCCでの発表内容を見ても、DunningtonにはPenrynをベースとした部分が見て取れる。例えば、Dunningtonは、ダイ(半導体本体)上に欠陥があった場合に、欠陥を含むモジュールを無効にすることで、部分的なグッドダイ(良品)として出荷できるようにしている。このメカニズム自体は、Dunningtonの後継となる8コアのNehalem-EXと同様だが、粒度が異なる。

　Nehalem-EXでは、CPUコア毎に有効/無効にすることができる。それに対して、DunningtonではペアとなったデュアルCPUコア単位で、有効/無効の制御を行なっているようだ。より進化したNehalem-EXでは個々のCPUコア単位で制御を行なっている部分が、Dunningtonでは元となったPenrynであるデュアルコアのモジュールベースとなっている。

　ちなみに、16MBのL3は4MBずつの4つのリージョン単位で制御されている。Dunningtonの製品版のSKU(Stock Keeping Unit=アイテム)で、CPUコア数が6と4の2種類のバリエーション、L3キャッシュサイズが16MB、12MB、8MBの3種類のバリエーションである理由がこれでわかる。

　16MBのL3キャッシュは0.3816平方μmのセルサイズで、4MB単位のブロックに分かれている。タグキャッシュアレイは1.5MBで、0.54平方μm。キャッシュは、1MB毎に16のサブアレイで構成されている。サブアレイのサイズはNehalem-EXと同じで、キャッシュアクセス時には、該当アドレスを含むサブアレイだけがパワーアップされる。L3キャッシュ全体のほとんどはスリープ状態に置くことができるため、リーク電流を抑えることができる。

Dunningtonのコア

●Nehalem系よりトランジスタ的には省電力なDunnington

　Intelは、現在、CPUの回路設計においてチャネル長の異なるトランジスタを使い分けている。クリティカルパスには、高速化のためにチャネル長が短く、高速だがリーク電流がやや多いトランジスタを使う。クリティカルではない部分には、チャネル長が長く、低速だがリーク電流が小さな「Long Le」トランジスタを使う。

　Dunningtonの場合は、CPUコアのトランジスタの65%と、アンコア(CPUコア以外の)部分の90%がLong Leタイプの省電力トランジスタになっているという。面白いのは、Nehalem系のNehalem-EXでは、CPUコアの58%と、アンコア部分の85%がLong Leタイプであること。つまり、同じ45nmでも、Penryn系よりNehalem系の方が、高速なトランジスタの比率が多い。アンコア部分はNehalem系の方が高速I/Oを使っているためだと推測される。CPUコアについては、Nehalem系は、まだ余裕を持たせた設計をしているのかもしれない。

　こうした事情から、Dunningtonの方がプロセス技術による省電力効果が大きいと推測される。ただし、Nehalem系はCPUコアのパワーゲイティングにより、スリープ状態のCPUコアの電圧を大きく下げて、リーク電流(Leakage)を抑えられるため、本当に省電力かどうかは、アプリケーションとそれによるCPU負荷によってかなり異なるだろう。ただし、Dunningtonではトランジスタのチューニングの効果が大きいのは確かだ。

　Intelは、Dunningtonのほとんどを高速トランジスタで作った場合には、TDPが200Wを超えてしまうと予測する。しかし、現状のように、低消費電力トランジスタを高い比率で混合した場合にはTDPを160Wにまで下げられる。さらに周波数を13%落とすことで(Dunningtonは最高で2.66GHz)、130W以下のTDPを実現できたと言う。リーク電流(Leakage)も65nmプロセスの場合と同様にLong Leの多用で1/3に減らすことができたと言う。Dunnington 6コア版の最低TDPは65Wで、1CPUコア当たりのTDPは11W平均に抑えられたことになる。

　最近のIntel CPUのパターンでは、最初に投入されるデスクトップやモバイル向けの製品から、1フェイズ遅れて登場するハイエンドマルチコア版で、大規模なCPUで必要となる省電力化などが発達させられる。そして、それらの技術が、次のフェイズのデスクトップやモバイル版にも反映されるというパターンになっているように見える。

　その意味ではDunningtonは穏当な作りに見える。しかし、Whitefieldで意図したような、革新性の強い設計ではない。これが、Intel内部でどのように評価されるのかはわからない。そのため、バンガロールのIntelの設計センターが、今後、どんな役割をになって行くのかは未知数だ。

Dunningtonのブロックダイヤグラム

トランジスタによるリーク電流の変化

□関連記事
【2月10日】【ISSCC】Intel、Nehalem-EXとDunningtonの技術詳細を発表
http://pc.watch.impress.co.jp/docs/2009/0210/isscc01.htm
【2月4日】Intel、ISSCCでの講演内容を公開
http://pc.watch.impress.co.jp/docs/2009/0205/intel.htm
【2008年9月16日】インテル、6コアのMPサーバー向けCPU「Xeon 7400」
http://pc.watch.impress.co.jp/docs/2008/0916/intel.htm
【2008年3月18日】Intel、8コアNehalemや6コアDunningtonの概要を公開
http://pc.watch.impress.co.jp/docs/2008/0318/intel.htm
【2008年2月4日】【海外】IntelがいよいよSilverthorneとTukwilaの概要を発表へ
http://pc.watch.impress.co.jp/docs/2008/0204/kaigai415.htm
【2007年10月18日】【海外】正体が見えてきたIntelの6コア「Dunnington」と8コア「Beckton」
http://pc.watch.impress.co.jp/docs/2007/1018/kaigai394.htm

□バックナンバー

(2009年2月24日)

[Reported by 後藤 弘茂(Hiroshige Goto)]