11月11日 開催

　米国のCPUコアベンダーであるMIPS Technologiesの日本法人ミップス・テクノロジーズは、顧客向けの講演会「MIPSマネージメント・セミナー2008」を11月11日に東京で開催した。聴講料は無料だが、事前にオンライン登録を必要とするセミナーである。定員は100名。当日は座席の7割くらいが埋っていた。

MIPS Technologiesでマーケティング担当副社長を務めるJack Browne氏

　MIPS Technologiesは独自アーキテクチャのRISC型CPU「MIPS」プロセッサの開発企業として知られている。代表的な命令セット・アーキテクチャには32bitのMIPS32と64bitのMIPS64があり、命令セット/アーキテクチャのライセンスとCPUコアのライセンスおよびロイヤリティを主要な収入源としてきた。一時は64bit CPUの開発に積極的だったが、現在ではCPUの開発ラインを32bit CPUに1本化しているようだ。

　多少の紆余曲折があったMIPSプロセッサコアの最新状況を確認する意味で参考になったのが、セミナーの最初の講演「MIPS Updateおよびマーケティング戦略」である。講演者はMIPS Technologiesでマーケティング担当副社長を務めるJack Browne氏。

　Jack Browne氏はまず、MIPS Technologiesの最近の動向を説明した。最も大きな変化は、2007年8月にポルトガルのアナログ回路コア(IP)ベンダーChipidea Microelectronics S.A.を買収したことだろう。この買収によってMIPSは英ARMに次ぐ世界第2位のIPベンダーになるとともに、マイクロコントローラ(マイコン)が必要とする、周辺回路(ペリフェラル)コアを提供できるようになった。

　2008年6月期におけるMIPSコア(コアライセンス分のみ)の出荷数量は1年間で4億1,200万個であり、2007年6月期に比べると16%増えたという。また2009年6月期の第1四半期(2008年7～9月)における出荷数量は1億1,200万個と、数量ベースでは順調に推移している。

　応用分野ではデジタル民生や無線などで強い。例えばデジタルTVやセットトップボックスでは7割の機器に同社のコアが搭載されているという。

MIPS Technologiesの最近の動向	SoCの構成要素でMIPS Technologiesが注力する部分。左側のアナログ(Analog)とプロセッサ(Processor)に特化すると述べていた
代表的なデジタル民生機器でMIPS Technologiesが提供するIPコアが占める割合	デジタルTVにおけるMIPSのコアの使われ方。興味深いのはアナログIPの存在である。HDMIやUSB、LVDSなどの高速シリアルインターフェイスがアナログIPに含まれている

　続いて32bit MIPSコア・ファミリの現状をBrowne氏は解説した。ローエンド品から「ローフットプリント(Low Footprint)」コア、「メインストリーム(Mainstream)」コア、「ハイパフォーマンス(High Performance)」コア、「コヒーレントマルチプロセッシング(Coherent Multiprocessing)」コアと4つのグループがある。いずれもハードウエア記述言語による論理合成可能な(シンセサイザブル)コアである。

　シリコンの回路面積が少なくて済むローフットプリントでは、3種類のCPUコアが用意されている。基本構成の「M4K」、キャッシュコントローラを追加した「4KE」、セキュリティ機能を追加した「4KSd」である。約80社の企業がライセンス導入しており、およそ400種類のSoCに搭載されているという。なお2007年11月には、組み込み用マイコンの大手ベンダーである米Microchip Technologyが「M4K」コアを内蔵した32bitフラッシュマイコン「PIC32」ファミリを発売している。

32bit MIPSコア・ファミリの現状	M4Kのマイクロアーキテクチャ。パイプラインは5段。演算性能は1.62DMIPS/MHz	4KEのマイクロアーキテクチャ。M4Kにキャッシュコントローラを追加した

4KSdのマイクロアーキテクチャ。4KEにセキュリティ機能を追加した	「ローフットプリント」コアの全体像

　32bit MIPSコアの中核である「メインストリーム(Mainstream)」コアも、3種類のCPUコアが用意されている。基本構成の「24K」、DSP拡張を追加した「24KE」、マルチスレッディング機能を追加した「34K」である。約50社の企業がライセンス導入しており、およそ70種類のSoCに搭載されているという。

24Kのマイクロアーキテクチャ。8段のパイプラインを備える。演算性能は1.54DMIPS/MHz	24KEのマイクロアーキテクチャ。24KにDSP拡張(DSP ASE)を追加した	24Kコアの主要な採用事例。公表されたSoCだけを掲載してある
34Kのマイクロアーキテクチャ。24KEにマルチスレッディング機能を追加した。パイプラインは9段	34Kコアの主要な採用事例。公表されたSoCだけを掲載してある。表中でVPEとあるのは仮想プロセッシング・エレメント(Virtual Processing Element)と呼ぶ仮想的な演算ユニットで、1個のスレッド処理に対応する。1VPEとあればシングルスレッディング構成、2VPEとあればマルチスレッディング機能を導入した構成(デュアルスレッドの同時実行)を意味する	メインストリームコアの全体像

●シングルとマルチの両方で高性能品を提供

　メインストリームの上位に相当するCPUコアファミリでは、2通りの移行パスを用意した。1つは、シングルスレッドの処理性能を高めたCPUコアである。動作周波数を高めることで演算性能を向上させる。この方向に沿って開発したのがハイパフォーマンスコアである。もう1つは、複数のタスクを同時並列に処理するCPUコアである。同時に処理するスレッドの数と、同時に動作するCPUコアの数を増やすことで演算性能を高める。この方向に沿って開発したのがコヒーレントマルチプロセッシングコアである。

　講演では始めにハイパフォーマンスコアの「74K」を紹介した。2007年6月に開発を発表した高性能CPUコアである。15段と長大なパイプラインを備え、2命令を同時発行し、アウト・オブ・オーダーで命令を実行する。65nmプロセスで製造したときの最大動作周波数は1GHzを超えるという。

CPUコアの演算性能を高める2つの道	74Kコアの概要。整数演算のみの「74Kc」と、オプションの浮動小数点演算ユニットを装備した「74Kf」がある	74Kコアのマイクロアーキテクチャ。赤色のブロックは標準装備。青色のブロックはオプションまたは仕様設定可能な回路

　続いてコヒーレントマルチプロセッシングコアの「1004K」を紹介した。2008年4月に開発を発表したコアである。CPUコアは34Kコアをベースにしたもの。最大で4個のCPUコアをSMP(Symmetrical Multi-Processing)構成で動かせる。組み込み用途では初めてのマルチスレッディングなマルチプロセッサコアだという。

1004Kコアの概要	1004Kコアによるプロセッサの構成。コヒーレントマネージャと呼ぶ回路がマルチプロセシッング構成でのコヒーレンシを管理する

　74Kコアと1004Kコアについては、当日午後の講演で追加情報があったので報告したい。MIPS Technologiesでプロセッサ・ビジネス・グループのプロダクト・マーケティング・ディレクターを務めるMark Throndson氏による「幅広い用途に使用可能なLinux対応の単一アーキテクチャ」と題する講演である。

　Throndson氏は24Kコアをベースに、74Kコアと1004Kコアがそれぞれ、どの程度優れた性能を発揮するかをいくつかのベンチマークで評価した結果を示した。

　5種類のベンチマーク試験で74Kコアと24Kコアを比較したところ、74Kコアは24Kコアに対して40～60%高い演算性能を示した。

MIPS Technologiesでプロセッサ・ビジネス・グループのプロダクト・マーケティング・ディレクターを務めるMark Throndson氏	74Kコアの特徴。非対称な2命令同時発行機能、アウト・オブ・オーダー実行機能、1サイクルで4個の命令をプリフェッチする機能を備えた	74Kコアと24Kコアの性能評価結果。74Kコアは平均で5割程度、高い演算性能を示した

　続いて1004Kコアである。マルチスレッディングかつマルチプロセッシングである1004Kは、いろいろなプロセッサ構成を採れる。講演ではシングルスレッディング構成とデュアルスレッディング構成、デュアルコア構成とクアッドコア構成の4種類の構成に分けて演算処理性能を評価した。5種類のベンチマーク試験で性能を評価したところ、デュアルコア構成とクアッドコア構成ともに、デュアルスレッディング構成を採用した場合はコア数に比例した性能向上をほぼ達成できた。

1004Kコアによるプロセッサの構成	SMPに対応したLinuxカーネルスケジューラを導入したSMP構成の例。1004Kで3つのコア、シングルスレッディングの構成を採用したとき	SMPに対応したLinuxカーネルスケジューラを導入し、マルチスレッディングを採用したSMP構成の例。1004Kで4つのコア、デュアルスレッディングの構成を採用したとき。仮想的には8個のCPUが動作しているようにみえる

1004Kシステムと24Kシステムの性能評価結果。24Kシステムでは標準的なLinux環境と、SMP対応のLinux環境の両方を使用した。1004Kシステムではデュアルスレッディングを採用することで、コア数に比例した性能向上を達成している点が興味深い	マルチスレッディングとマルチプロセッシングを組み合わせた結果のまとめ

　このようにみていくとMIPSコアのロードマップは分かりやすく、高性能版への移行シナリオも非常に素直である。むしろ気掛かりなのはCPUコア事業ではなく、アナログIP事業の行方だ。ミップス・テクノロジーズのリリースによるとChipideasの買収には1億4,700万ドルの現金と、業績連動の株式が充てられる。ちなみにMIPS Technologiesの世界全体での売上高は2008年6月期で1億479万ドルである。年間売上高をはるかに超える金額での買収だと分かる。このため、2007年6月期には536万ドルの営業利益を上げていたのが、2008年6月期には買収費用と事業再構築費用によって1億2,812万ドルの営業赤字と、売上高を超える営業損失を計上している(MIPS Technologiesの有価証券報告書から引用)。これはかなりの負担である。買収したアナログIP事業がどのように推移するのか、しばらく見守っていきたい。

□ミップス・テクノロジーズのホームページ
http://www.mips.jp/
□関連記事
【2007年6月4日】【MPF2007】非凡なプロセッサたち
http://pc.watch.impress.co.jp/docs/2007/0604/mpf08.htm
【2006年2月7日】MIPS、マルチスレッディング対応の32bitコアファミリを発表
http://pc.watch.impress.co.jp/docs/2006/0207/mips.htm
【2005年5月24日】【SPF2005】さまざまなDSP搭載プロセッサ(その1)
http://pc.watch.impress.co.jp/docs/2005/0524/spf05.htm

(2008年11月14日)

[Reported by 福田 昭]