■後藤弘茂のWeekly海外ニュース■ 65nmで本格化するDDR3メモリへの移行

●ダイサイズが決め手となるDRAMの普及と価格

　DDR3メモリは今年(2008年)後半に、ようやくハイエンドで手が届く価格範囲に入り、今年末には立ち上がり始める。来年(2009年)後半にはDDR2に対する価格プレミアムも解消され、2010年にはDDR3が過半数を占めるようになると推測される。2010年に本格化すると見られる2Gb(Gbits) DRAM世代ではDDR3が完全に主役になるだろう。そして、2Gb DRAM世代ではDDR4が見えてくる。

　DRAMの世代交代の推移を読むには、DRAMの技術世代だけでなく、容量世代とプロセス技術、ダイサイズ(半導体本体の面積)を知る必要がある。逆を言えば、それらの要素を押さえると、DRAMの世代交代のパターンが見えてくる。

　DRAMも他の半導体製品と同様に、コストの決め手となる要素はダイサイズ(半導体本体の面積)だ。ダイサイズが大きければ、1枚のウェハから生産できるチップ数が減り、コストが上がる。そのため、ダイの大きなDRAMチップの方が、価格も高くなる。もっとも、ダイサイズと価格は比例するわけではない。ダイサイズが大きいDRAMは、通常、かなり割高となる。

　DRAMの場合、メインストリームPCやエントリーサーバーなどに使われる普及帯の価格に入るには前提条件がある。それはDRAMのダイ(半導体本体)のサイズが、一定の大きさにまで縮小することだ。一般に、普及価格帯に入る時のダイは80平方mm以下と言われている。半導体業界のロードマップ「International Technology Roadmap for Semiconductors (ITRS)」でも、DRAMのダイサイズは普及時期には70平方mm台になることが示されている。

　ダイの縮小は、プロセス技術の微細化による。プロセス技術が進歩して、特定の容量のDRAMが80平方mm台から下のダイサイズに縮小すると、普及価格帯へと動き始める。

　DDR3が割高である理由は、DDR3メモリチップが、このレベルのダイサイズに到達していなかったからだ。今年中盤からDDR3の普及価格に近づき始める理由は、新しいDDR3チップのダイサイズが、このゾーンに入り始めるためだ。新DDR3チップのダイが小さくなるのは、プロセス技術が70nm台へと移行しつつあり、そして今年後半に65nm前後へと移行することによる。さらに、2009年にDDR3チップが57nm前後のプロセスへと移行することで、DDR3の価格プレミアムが最終的に解消され、DDR2チップに対して容量当たりのコストが同等になる、と言われている。

●見えにくいDRAMのダイサイズの移行

　この仕組みを示したのが下の図だ。縦軸はDRAMのダイサイズで、これがピンク色のゾーンにある間はDRAMの価格はかなり割高で、大容量が欲しいサーバー向けに留まる。しかし、DRAMのダイが80平方mm以下のグリーンのゾーンに近づくと、価格は下がり始め、最終的にPC向けに使える普及価格帯へと移行する。ダイは縮小できる限界があり、一定以下のサイズにはならない。そのため、普及価格帯のダイに到達すると、その先は、2倍容量のDRAMチップに譲って消えてゆく。

DRAMのプロセス技術とダイサイズ (※別ウィンドウで開きます) PDF版はこちら

　現在は、DDR2の1Gbチップが普及価格帯のダイサイズにある。ITRSロードマップでは80nmで1Gb DRAMのダイが88平方mmになるとされていた。DDR2 1Gbは、すでに70nm台のプロセスに移行しており、80平方mmを切るサイズにまで縮小した。

　80nmプロセスまでは512Mbチップが主流だったが、70nmプロセスではDRAMベンダーは1Gbチップに注力している。70nmプロセスは2006年に立ち上がり、2007年から本格的なアウトプットが行なわれている。1GbのDRAMチップが安くなり、DIMMの大容量化が進んだ理由はここにある。

　70nmに縮小した1Gb DDR2は、コスト面で80nmプロセスに留まる512Mb DDR2に対して有利になりつつある。現在、スポット価格では、1個の1Gb DDR2 DRAMの価格が、2個の512Mb DDR2 DRAMの価格と同等かそれ以下となるビットクロスを迎えている。1Gb DRAMのビット当たりの単価は、512Mb DRAMを下回ることで、1Gbへの移行が今後さらに進むことになる。

●ダイオーバヘッドが新DRAMのコストを押し上げる

　DDR2が512Mbチップから1Gbチップへと移行する一方、DDR3は1Gbチップでスタートを切っている。実際にはDDR3の512Mbチップも作られているが、DRAMベンダーはいずれもDDR3の本格生産は1Gbチップと位置付けており、512MbのDDR3を本格的に量産するベンダーはない。

　DDR3がスタート時点から今まで異常に高価格である理由の第一は、ダイサイズが大きいことだった。IntelがDDR3のサポートを始めた時点で、DRAMベンダーが出していたDDR3チップは、1Gbチップで最大120平方mm台といったサイズだった。これは、普及価格帯のダイの目安である55～80平方mmよりはるかに大きい。

　メモリ業界では、標準技術のメモリチップに対して、新技術のメモリチップのサイズの肥大化を「ダイオーバヘッド」と呼んでいる。新技術DRAMは、旧技術DRAMに対して機能が増える分だけ搭載するトランジスタが増えてダイが大きくなる。新技術DRAMは、同じプロセスで製造する場合は、必ずダイオーバヘッドが存在することになる。このオーバーヘッドがどの程度に収まるかが、標準DRAMに対しての新技術DRAMのコスト増の目安となる。

　新技術DRAMの最初のチップは、このダイオーバヘッドが特に大きい場合が多い。DDR3も、最初のチップは同容量のDDR2に対して、最大で50%も大きなサイズとなっている。

　理由はいくつかある。1つは、新技術DRAMでは歩留まりや動作速度などに不安があるため、枯れたプロセス技術を使うこと。例えば、Samsung Semiconductorは、昨年9月のIDF時に、その時点で量産に入っていたDDR3 1Gb DRAMは80nmプロセスで製造されており、コストが高いことを明かしている。同時期のDDR2 1Gb DRAMは70nm前後のプロセスで製造されており、DDR3の方が1世代古いプロセスを使っている。プロセス技術だけで、理論上25%程度のダイオーバヘッドが生じてしまうことになる。エルピーダも最初のDDR3は90nmプロセスを使っていた。

　また、新技術DRAMの最初のチップは、標準化作業の最中に開発がスタートする。そのため、最終的なスペックでは落とされた試験的な機能などが実装されている場合もあるという。この他、設計自体に余裕を持たせて、ダイが大きくなる場合もあるという。

●70nmプロセスではダイサイズが一気に縮小

　そのため、DRAMベンダーは本格的な量産は、先端プロセスでコンパクトに設計した第2世代のダイからスタートするケースが多い。例えば、SamsungはIDF時に、第1世代の80nmプロセスのDDR3 1Gbチップは、システム開発とバリデーションを主目的としたもので、本腰を入れた量産は2008年の60nm台の1Gbチップからとなることを明かしていた。ちなみに、Samsungは70nmのDDR3 1Gbの設計も持っている。

60nm台の1Gb DDR3の推移 (※別ウィンドウで開きます)

　DRAMベンダーは移行が速やかに進むと見れば、第2世代の投入を急いで、チップセットやCPUの立ち上げにできるだけ合わせようとする。しかし、DDR2での移行のもたつきを経験したDRAMベンダーは、DDR3では急ごうとしていない。だから、70nmの第2世代が、迅速に大量に供給されるといったパターンになっていない。

　もっとも、DRAMベンダー各社は、第2世代(70nm)、第3世代(65nm)のDDR3チップで、ダイオーバヘッドを最小にしようとしている。例えば、エルピーダメモリの場合は、第1世代は90nmプロセスの512Mbチップだった。しかし、昨年から70nmの1Gbの量産をスタートしており、このチップではダイサイズは80平方mm程度にまで縮小しているという。Qimondaも、昨秋、新しい70nm世代では同じ1Gbでダイオーバヘッドが10%程度にまで小さくなると語っていた。Samsungも「DDR2も1Gbチップは8メモリバンク構成で、DDR3の8メモリバンクと同じ。ダイオーバヘッドに一番影響するバンク数に違いがないため、プロセスが同じなら差はそれほど大きくならない」と説明していた。各社とも、70nmでは80平方mm台をターゲットに縮小を進めているという。

　DRAMベンダーは昨年後半に生産に入った70nm前後のプロセスで、DDR3 1Gbを普及価格帯の目安のダイサイズに近づけた。そして、今年後半の65nm前後のプロセスからは、各社が低コストに製造できるダイサイズに揃う。そこで、生産量も増やして、いよいよ本格的にDDR3を推進し始める。そのため、真にDDR3が普及するのは来年となる。

●ホップステップジャンプで3段階プロセスを微細化する

　簡単に言えば、DDR3はホップ(80～90nm)でまずスタートし、ステップ(70nm)で弾みをつけ、ジャンプ(65nm)でいよいよ立ち上げる。さらにその先の、2009年の57nm前後のプロセスでは、DDR3 1Gbを完全に主軸にし、生産量を完全にシフトして、DDR2からの移行を本格化する。そして、2010年の50nmプロセスではDDR3 2Gbも視野に入れ始めるというシナリオだ。

　もちろん、製造コストが下がっても、実際のメモリ価格に反映されるまでには、タイムラグがある。しかし、DRAMベンダーが70nmを軌道に乗せ、65nmを出荷し始める今年末にはDDR3の価格プレミアムはかなり縮小するはずだ。DRAMベンダーの足並みも揃い、価格競争も発生し始める。

　ただし、DDR2とDDR3のビット当たりの単価が逆転する、DDR2からDDR3へのビットクロスがいつ起きるかについては、見方が分かれている。早い予測では2009年後半、遅い予測では2010年と言われている。Intelが示した下の予測は早い方となっている。

DDR3エコシステムの要約 (※別ウィンドウで開きます)

　通例のパターンからすると、新技術DRAMの投入から2～2.5年ほどでビットクロスとなる。つまり、2009年後半から2010年前半となる。下のスライドは、昨夏のメモリ関連カンファレンスMemconでSamsungが示したテクノロジ移行図だ。

メインメモリに利用されるテクノロジの推移 (※別ウィンドウで開きます)

　今回の場合、難しいのは、同じ1Gb容量世代でDDR2からDDR3へと移行しなければならないためで、それが移行の足を引っ張る。そして、困難を増しているのは、DRAMの容量世代の倍増のサイクルが、従来の2年サイクルから3年サイクルへと伸びてしまったことだ。次回は、DRAMの世代サイクルの変化をレポートしたい。

DRAMのプロセス技術と容量世代 (※別ウィンドウで開きます) PDF版はこちら

□関連記事
【1月30日】Qimonda、1GB/2GB DDR3 SO-DIMMをサンプル出荷
http://pc.watch.impress.co.jp/docs/2008/0130/qimonda.htm
【2007年9月14日】【海外】DDR4メモリは低速版と高速版の2本立てスペックに
http://pc.watch.impress.co.jp/docs/2007/0914/kaigai385.htm
【2007年9月4日】【海外】PCのメモリ階層の変革を展望するMicrosoftとIntel
http://pc.watch.impress.co.jp/docs/2007/0904/kaigai383.htm
【2007年8月7日】【海外】岐路にさしかかるDDR3モジュール
http://pc.watch.impress.co.jp/docs/2007/0807/kaigai379.htm

□バックナンバー

(2008年1月31日)

[Reported by 後藤 弘茂(Hiroshige Goto)]