■後藤弘茂のWeekly海外ニュース■ “全てをx86にする”戦略の第1弾「Tolapai」

●通信機器向けの機能をワンチップにまとめたTolapai

　Intelは、IA(x86系)CPUファミリをどんどん増やそうとしている。これまでは、PC&サーバー向けのCPU製品と、旧世代のPC&サーバー向けCPUを活用した組み込み向けCPU製品しか持っていなかった。しかし、今後は、専門用途に特化したIA CPU製品を展開して行く。現在、Intelは2つの専門用途向け新IA CPUの存在を明らかにしている。携帯機器向けの「LPIA(Low Power Intel Architecture)」の第1弾「Silverthorne(シルバーソーン)」と、通信機器向けの「Tolapai(トラパイ)」だ。

　Intelは、8月19日から米スタンフォードで開催されたチップカンファレンス「HotChips 19」で、Tolapaiの概要を公開した。通信機器を主なターゲットにするTolapaiは、IA CPUコアに通信向けの専用アクセラレータハードウェアを組み込んでいる。I/O回りを含めてすべてをワンチップにまとめた、SoC(System on a Chip)ソリューションとなっている。

　具体的には、1個のIA(x86) CPUコアと、DDR2メモリインターフェイス、PCI Expressを含めたI/Oインターフェイス群、そして、「QuickAssist」と呼ぶ暗号処理とパケット処理のアクセラレータが搭載されている。つまり、PC的に表現するなら、x86 CPUに、ノースブリッジ(MCH)、サウスブリッジ(ICH)、Crypto Acceleratorを統合した製品だ。ただし、GPUコアは持たない。完全に、ノングラフィックスの組み込み向けに特化した製品だ。下のスライドにあるような機器がターゲットとなる。

1つのダイにパッケージングしたTolapai ※別ウィンドウで開きます

Tolapaiが目指す市場 ※別ウィンドウで開きます

Tolapaiの目的 ※別ウィンドウで開きます

●Pentium Mベースで90nmプロセスのTolapai

　TolapaiのIA CPUコアは、Pentium Mベースのシングルコア。動作クロック周波数は600/1,066/1,200MHzで、256KBのL2キャッシュをIA CPUコア専用に搭載する。

　Pentium Mベースというのは、IntelのPatrick(Pat) P. Gelsinger(パット・P・ゲルシンガー)氏(Senior Vice President and General Manager, Digital Enterprise Group)が今年(2007年)4月の来日時に説明した内容と異なっている。Gelsinger氏は「(Tolapaiは)x86で、32-bitと64-bitの両方だ。Core Microarchitecture(Core MA)の1バージョンをベースとしている」と語っていた。

　つまり、マイクロアーキテクチャ的にはPentium M(Banias:バニアス)の次のCore MAのはずだったのが、今回は、Pentium Mと説明されている。

　理由は明確で、Tolapaiは90nmプロセスのCPUだからだ。Intelは65nmからCore MAに移っており、90nmのCore MAのコアは持っていないと推定される。Tolapaiを90nmプロセスにした理由はわかっていない。開発がスタートしたのが早い時期だったかもしれない。また、MCH/ICHの機能を統合するためには現状では90nmプロセスでなければ難しかった可能性(Intelのチップセットは90nmプロセスで製造されている)もある。ただし、将来的にはTolapai系のCPUが64-bitをサポートすることは間違いないだろう。次のバージョンは、Gelsinger氏が語ったようなCore MAベースかもしれない。

　Tolapaiは、Pentium M世代と互換のIA CPUコアによって、既存のx86コードが走る。また、それだけでなく、BIOSやACPIといったプラットフォームメカニズムも共通している。つまり、ソフトからもハードからも、IA CPUに見える。徹底的にx86の資産を活かす方向性だ。

Tolapaiの構造 ※別ウィンドウで開きます

●メモリは標準的なDDR2メモリだけをサポート

　メモリは1チャネル(64-bit)のDDR2インターフェイスを備える。ECCをサポートし、DDR2-400/533/667/800に対応する。特殊なメモリは使わず、メインストリームのDDR2を採用し、アクセラレータコア専用の外付けメモリも持たない。DDR2メモリを、IA CPUコアとアクセラレータコアで共有する仕組みだ。

　I/O回りでは、通信機器向けにGigabit EthernetのMACを3ユニット内蔵する。

3x TDM (12 T1/E1)
3x GbE MAC (RGMII or RMII)
Local Expansion Bus (16b @ 80 MHz )

　そのほかのインターフェイスは、MCHとICHの標準的なインターフェイスを揃える。4チャネルのDMAエンジンを内蔵し、PCI ExpressはGen1 8レーンで、1x8, 2x4, 2x1のコンフィギュレーションが可能となっている。さらに、PC標準のインターフェイス以外に、産業系組み込みで普及しているCANbusなども統合する。

PCI Express Gen 1 (1x8, 2x4, 2x1)
4 channel DMA engine
2x Controller Area Network (CAN)
1x Sync Serial Port (SSP)
2x UART, 37x GPIO,
2x SMBus/I2C, LPC
2x USB, 2x SATA
WDT, RTC

●ヘテロジニアスプロセッシングに最適化されたメモリコントローラ

　Intel QuickAssistは、マルチコア/マルチスレッドのエンジン群で、256KBのSRAMを内蔵する。以下のセキュリティ機能のハードウェアアクセラレーションが可能だ。

Bulk: AES, 3DES, (A)RC4
Hash: MD5, SHA-x
Public Key . RSA, DSA, DH
Internal True Random Number Generator (TRNG)

　通信パケットは、アクセラレータが制御するGigabit Ethernetポートから直接DRAMに格納され、アクセラレータに読み込まれる。パケットのフォワーディング/フィルタリング、セキュリティファンクションは、IA CPUコア抜きで実行される。IA CPUコアのオフローディングとなっている。

　アクセラレータエンジンは、IA CPU側からはPCIデバイスとして見えようになっており、デバイスドライバモデルで制御する。ただし、メモリ空間には、IA CPUコアで走るOS側からはアクセラレータのプライベートな領域が取られている。この領域は、TolapaiのIAデバイスドライバからのみアクセスできる。

パケット処理フロー ※別ウィンドウで開きます

Tolapaiのセキュリティ処理構造 ※別ウィンドウで開きます

メモリ共有の手段 ※別ウィンドウで開きます

　DDR2メモリのコントローラは、Tolapaiの独自設計となっており、アクセラレータに最適化されている。

　HotChipsで講演を行なったRumi Zahir氏(Intel, Sr. Principal Engineer)によると、「(Tolapaiの)ヘテロジニアス(Heterogeneous:異種混合)プロセッシングで、いちばん難しかったのはメモリコントローラだった」という。ヘテロジニアスコアにつきものの、異種コア間の、メモリアクセスパターンの違いを吸収するためだ。

　IA CPUコアでは、メモリコントローラはキャッシュラインへのバースト転送に最適化している。大きな粒度でメモリにアクセスし、レイテンシを短くすることにフォーカスする。それに対して、Tolapaiのアクセラータコアでは、ランダムアクセスストリームが主体となるという。そのため、通常のCPU向けのメモリコントローラのままだと、DRAMのアクセス効率が著しく悪化し、メモリ帯域がムダになってしまう。

　そのため、Tolapaiではメモリコントローラに、バンクスケジューリング機能を入れたという。Tolapai側に、メモリバンクに対応したFIFOを備え、メモリアクセスは、このバンクFIFOにいったん貯める。バンクスケジューラが、バンク群をインターリーブするようにアクセスパターンをスケジュールし、メモリ帯域を最大に活かせるようにするという。

DRAM効率を最適化する必要性 ※別ウィンドウで開きます

Tolapaiのメモリコントローラ ※別ウィンドウで開きます

　Tolapaiの利点は、従来のIntelソリューションと比べると、省スペース、省電力で、より効率的な処理が可能になる点だ。従来だとIAベースの組み込み通信機器システムは、CPUとMCH、ICH、PCI Crypto Acceleratorで4チップで構成しなければならなかった。それがTolapaiでは1チップで済む。

　TolapaiのTDP(Thermal Design Power:熱設計消費電力)は13～20+ワットと、パッシブで対応できる範囲に納められている。これは、将来、より低消費電力版が出ることが予想される。

期待されるTolapaiの利点 ※別ウィンドウで開きます

　Tolapaiのトランジスタ数は1億4,800万(148M)。パッケージは1,088ボールのFCBGAで、37.5mm角となっている。

●Tolapaiが意味するIntelの“全てをx86に”戦略

　IntelのTolapaiの意味はどこにあるのか。最大のポイントは、x86への回帰にある。

　Intelは、以前は一定の消費電力レンジから下の機器向けには、ARMアーキテクチャの「XScale(旧StrongARM2系)」を据えていた。しかし、現在のIntelは方向を転換、x86アーキテクチャを低消費電力のレンジにももたらそうとしている。これは、携帯機器をターゲットにしたSilverthorneにも共通している。

　TolapaiやSilverthorneに見えるIntelのCPU戦略は次のようなものだ。IntelはPC&サーバー向けCPUは、ハイエンドの一部を除いてx86(含むx64)アーキテクチャに一本化しつつある。その一方で、他の新市場にも、x86アーキテクチャベース(またはその拡張)で新しいCPUコアを導入する。

　別な言い方をすれば、x86アーキテクチャの市場を広げようとしている。Intel社内でさえx86以外のCPUアーキテクチャを使っていた分野を、x86ベースに置き換えて行く。Intelの社内開発リソース的には、非x86アーキテクチャなどに分散していた開発リソースをx86に集結させることになる。従来はx86コアと、非x86コアを分野毎に開発していた。しかし、現在の態勢では、分野毎のx86コアとCPUを開発している。

　通信機器や携帯機器にはRISC系のARMだったのが、携帯機器には新設計のx86であるSilverthorne、通信機器には既存のx86コアの派生品のTolapai。上のハイパフォーマンスコンピューティング(HPC)系は、これまでIA-64を推進していたのが、x86ベースと言われるハイスループットプロセッサのLarrabeeを据える。従来は複数CPUアーキテクチャの製品を開発していたのが、今は複数のx86アーキテクチャ製品を開発している。

　この動きは、Intelが自社の利点がx86にあると考えていることを示している。Intelの幹部は、最近の社内カンファレンスで「Intelの強みはIAとプロセス技術にある。だからこの2つを活かせるようにするべきだ」と強調したという。現在のCPU製品戦略は、まさにそのラインに沿っている。

●AMDとIntelで共通する戦略

　ここで面白いのは、AMDもほぼ同じビジョンを持っていることだ。AMDも、複数のx86 CPUコアを平行して開発しており、x86アーキテクチャをこれまでより広い市場にもたらそうとしている。AMDの場合は、PC&サーバー向けが「Bulldozer(ブルドーザ)」コア、家電や携帯機器市場を主なターゲットにしたコアが「Bobcat(ボブキャット)」となっている。Bobcatコアは、携帯機器や家電まで狙う。

　AMDやIntelがx86の市場を広げることができると考えている理由は、命令セットアーキテクチャの違いが、もはやCPUの実装上の大きな違いをもたらさなくなったと、両社が考えている点にある。従来は、複雑なx86命令セットアーキテクチャでは、低消費電力で効率的なCPU実装ができないと考えられていた。しかし現在、IntelとAMDはどちらも、命令セットアーキテクチャはCPU実装の低消費電力化や効率化の面で、“ほとんど”障害にならないと考えている。

　AMDやIntelによると、現在のCPUでは、すでにCPUコアの占める面積が小さくなっており、命令セットアーキテクチャの違いによるCPUコアの大きさの違いはたいした問題ではなくなっているという。x86の方が命令デコーダがホットスポットになりやすい、メモリへのプレッシャが大きいといったペナルティは依然として残る。しかし、CPU全体で見ると、ポーションが小さくなっている。

　つまり、命令セットアーキテクチャが、CPU実装上で低消費電力化や効率化の障壁にあまりならないのなら、命令セットアーキテクチャをx86にしてしまおうというのがIntelとAMDの発想だ。そうすれば、x86上のソフトウェア資産を活かし、数少ないx86ベンダーである両社にとって有利に進めることができる。

　IntelとAMDのこうしたビジョンに沿った製品のうち、最初に現れるのがTolapaiというわけだ。

□関連記事
【7月27日】【海外】AMDが2009年のCPUコアと統合CPUの概要を発表
http://pc.watch.impress.co.jp/docs/2007/0727/kaigai376.htm
【6月21日】【海外】AMDの省電力CPUコア「Bobcat」とFUSION構想
http://pc.watch.impress.co.jp/docs/2007/0621/kaigai367.htm
【5月10日】【海外】デスクトップCPUと同じ仕様を載せた「Silverthorne」
http://pc.watch.impress.co.jp/docs/2007/0510/kaigai357.htm
【4月26日】【海外】超低消費電力を達成するSilverthorneの秘密
http://pc.watch.impress.co.jp/docs/2007/0426/kaigai356.htm

□バックナンバー

(2007年8月27日)

[Reported by 後藤 弘茂(Hiroshige Goto)]