■後藤弘茂のWeekly海外ニュース■ CPUコアの設計が一新される65nm版K8

講演を行なったダリル・オストランダー シニアバイスプレジデント

　AMDは4月18日にプロセス技術と製造能力の説明会を東京で開催。新工場「Fab 36」の稼働による製造能力の倍増計画の概要や、プロセス技術の詳細、65nmプロセス版K8(Athlon 64/Opteron/Turion)のダイ(半導体本体)レイアウトなどを公開した。

　これは、「Revision G(Rev. G)」と呼ばれるバージョンと見られる。Fab 36での65nmプロセスCPUの製造は、2006年後半に開始される。市場には、2007年早期までに登場する見込みだ。

　AMDが独ドレスデンに建設したFab 36は、大型の300mmウェハを使う最新Fab。AMDは、同じくドレスデンにある既存のFab 30とFab 36の製造能力に加え、Chartered Semiconductorとのファウンドリ契約により、2008年には最大で年間1億個のCPU製造キャパシティを実現する。x86 CPUの市場規模は年間約2億個以上。AMDの製造能力がフル稼働すると、そのシェアの50%近くを占めることができるようになる。“AMDのシェア50%計画”と呼んでもよさそうだ。

　製造能力の増強とともに、AMDは製造プロセスの移行も加速する。ロジックプロセス技術のリーダーの1社IBMと、プロセスを共同開発することで、低い開発費で最先端プロセス技術を実現する。また、ストレス・メモライゼーション・テクノロジ(Stress Memorization technology：SMT)とシリコンゲルマニウム(Embedded Silicon-Germanium:SiGe)を使う第3世代の歪みシリコン(Strained Silicon)トランジスタで、通常のトランジスタより42%増(同リーク電流の場合)のパフォーマンスを達成するという。トランジスタのスイッチングが42%速くなり、その分、CPUの高クロック化が可能になる。あるいは、同パフォーマンスなら消費電力を下げることが可能になる。

　AMDは、130nmの初代K8から90nmのRev. Fまで、K8 CPUコアはほぼ同じ設計を使っていた。しかし、公開された65nmプロセスK8のダイレイアウトを見ると、CPUコア設計が刷新されていることがわかる。65nmでは、K8で初めての大幅なコアの設計改良が行なわれるようだ。

　AMDは、今回のプレゼンテーションの65nm K8がRev. Gであるとは明かしていない。しかし、後述するいくつかの理由から、これがRev. GまたはRev. Gのベースとなる設計と推測される。そのため、この記事では今回のコアがRev. Gと仮定することにする。デスクトップでは「Brisbane(ブリズベーン)」が、モバイルでは「Tyler(タイラー)」がRev. Gコア世代となる。

●Rev. GでCPUコアの設計が初めて大幅に変更される

　下が日本でのプレゼンテーションで示されたシングルコアのRev. Gとおぼしきダイレイアウトだ。

Rev. Gと見られるダイ	Rev. Gと見られるダイを示したプレゼンテーション

　これだけだとわかりにくいので、Rev. Gのダイに、従来の構成から推定される各ユニットの構成を加えてみた。また、デュアルコアのRev. Fと、シングルコアの初代K8の写真を並べてみた。

K8 Rev. Gと見られるダイに推定されるブロックを書き加えた図 PDF版はこちら	ISSCC06で発表されたデュアルコア版K8 Rev. Fのダイレイアウト PDF版はこちら	130nm版の初代K8ダイレイアウト

　これらを比べるとよくわかるのは、K8のCPUコア部分の変化だ。CPUコアについては、初代とRev. Fを比較すると、各ユニットの基本的な設計はほとんど変わっていないことがわかる。ダイ写真上で識別しやすいSRAMアレイの場所やユニットの分割ラインなど、Rev. Fもほぼ変化していない。

　Rev. Fでは仮想化技術「Pacifica(パシフィカ)」、セキュリティ技術「Presidio(プレシディオ)」を加えられたが、設計上のインパクトは小さかったようだ。実際、今年2月のISSCC(IEEE International Solid-State Circuits Conference) 06では、Pacifica/Presidioについては、新命令はいずれもマイクロコード実装されており、オンチップROMの多少の増加やTLBのタグの拡張など、最小のコストで実現されていると説明されていた。つまり、ダイに大きな影響を与えるような拡張ではなかったわけだ。Rev. Fで、ダイ上ではっきり分かる変更が行なわれたのは、バス回りやL2キャッシュ回りといった部分だ。

　しかし、Rev. Gでは話が違う。Rev. Gでも、Rev. FまでとCPUコアの基本的なブロックの配置は変わっていないように見える。しかし、よく見ると、これまでとは各ブロック内の配置がかなり変わっている。

　写真のダイが、まだチューンされていない試験的なレイアウトで、実際のRev. Gでは変わる可能性もある。写真のダイは、これまでのダイとはかなり異なっており、試験的というわけでは説明がつかない。そもそも、新プロセスの試験を行なう場合は、検証が容易な枯れた物理設計(この場合はRev. F)を元にシュリンクするはずだ。このレイアウトが、Rev. Gの基本になると考えた方がつじつまが合う。

●ダイ上で明確に変化がわかるフェッチ&デコード部とロードストア部

　Rev. Gダイで、ぱっと見ただけでも違いがわかるのは、まずインストラクションフェッチ&デコード部分(Inst Fetch)。このブロックは、内部のエレメントの配置が明確に変化している。例えば、目立つ矩形のSRAMブロックはかなり配置が変わっている。同様に、ロード/ストアユニット(Load/Store Unit)も、内部の配置が変わったことがダイから明確に見て取れる。

　一方、L1キャッシュはデータと命令ともにサイズの比率は変わっておらず、キャッシュ量も変化がないと見られる。ただし、SRAMアレイの配置は変わっている。整数演算ユニット(Execution Units)とバスユニット(Bus Unit)、浮動小数点演算ユニット(Floating Point Unit)はそれほど変わっているようには見えないが、これらのユニットはロジック回路中心なので、単にわかりにくいだけかもしれない。

　こうしたCPUコア設計の違いは、物理設計をチューンしただけなのか、それとも機能的に拡張されたのかは、まだわからない。プロセッサ設計者がダイ写真を解析すれば見えるのだろうが、それだけの知識はない。確実に言えることは、Rev. GはRev. FまでのK8とは異なり、CPUコア設計が一新されているということだ。

　CPUコア設計の変更で、1点だけ想定できるのは省電力化だ。現在、AMDはCPUの設計はそのままで使用するトランジスタを変更することで、低消費電力化を図っている。低消費電力の「Turion 64」系も、その方式で派生させている。しかし、65nmではAMDはクアッドコアや10W台の超低消費電力版も見込むため、CPUコア設計での低消費電力化がさらに必要となるはずだ。Rev. GのCPUコア設計の拡張では、低消費電力が含まれていることは確実だろう。

　Rev. Gは設計が変わるものの、各ユニットのセルブロックの比率はそれほど変化していない。そのため、実行ユニットを増やすといった抜本的な改革が行なわれた可能性は少ない。あくまでマイナーチェンジだが、Rev. Fまでのコアより刷新されたK8、それがRev. Gということになる。

●大きな変化が見えないインターフェイスとL2キャッシュ部分

　変化のあったCPUコア部分とは異なり、Rev. Gのメモリコントローラ部分はRev. Fからそれほど変わっているように見えない。L2キャッシュは下半分に文字が載ってしまってマスクされてしまっているが、コアとの比率から見てキャッシュ量が倍増したようには見えない。

　写真で、Rev. GのL2キャッシュアレイが右へずれているのは、Rev. Fから設けられたメモリコントローラとDRAMコントローラ間のバスブロックがL2の左側を通っているためと見られる。Rev. F以前は、バスはL2キャッシュSRAMエリアを通っていたが、Rev. Fではバスブロックエリアが設けられた。

　ダイの外周の下半分を占めるのはDRAMインターフェイス。Rev. Gの最初の世代はDDR2のみサポートなのでここもRev. Fから変わっていないようだ。65nmのシングルコアは、ダイがかなり小さくなるはずなので、デュアルチャネルDDR2のパッドは、この配置でパッドリミットに近いと推定される。

　ちなみに、Rev. Gを見ると、これまでのK8のダイより、CPUコアの周囲がすかすかに見える。まだレイアウトがチューニングする前なのかもしれない。ハイエンドCPUの場合、パッド数を確保するために一定のダイサイズ(半導体本体の面積)が必要で、そのために無駄が生じている可能性もある。AMDはRev. Fからは、シングルコアとデュアルコアでほぼ共通の設計を流用できるようにCPUを開発したと今年2月のISSCC(IEEE International Solid-State Circuits Conference) 06で説明している。そのため、シングルコアでダイを最小にするようには設計されていないとも考えられる。

　もっとも、AMDは、Rev. Gコアを使ったセカンドバージョンのCPUを開発しており、その時点では、CPU設計がより最適化されるのかもしれない。

●サイクルがずれるCPUコア刷新とインターフェイス刷新

　AMDの場合、“Rev.”はCPUコアの世代を示すようだ。今後は、同じCPUコアを使ってもインターフェイスやキャッシュ回りが異なる世代が登場すると見られる。Rev. G世代では、2008年前半に登場する2世代目で、周辺ブロックが大きく変わる見込みだ。DDR3サポートとともに、モバイル向けメモリインターフェイス版や、大容量キャッシュやクアッドコア構成などが加わると言われている。

　Rev. Fでは、CPUコア自体もPacificaなどの実装で拡張され、同時にDRAMインターフェイスも刷新された。しかし、Rev. Gでは、CPUコアの刷新とアンコア(CPUコア以外の部分)の刷新はフェイズがずれている。AMDは、今後、“新CPUコアと既存インターフェイス”のCPUと、“既存CPUコアを新インターフェイス”のCPUを交互に投入していくつもりなのかもしれない。

　Rev. Gのダイを見ると、AMDが言う2007年の新CPUコアという図も新たな推定ができてくる。1つの可能性は、AMDが昨年のAnalyst Dayでアナウンスした新CPUコアが、Rev. G CPUコア+新インターフェイスを指す可能性だ。これは、“コア”という言葉の定義の問題になるが、AMDがアンコア部分を含めてコアと言っているとしたらつじつまが合う。

　Rev. Gで明確になったのは、AMDがK8コアの改良をまだまだ続けてゆくことだ。そして、Rev. Gには、おそらく何らかの隠し球が隠れている。

□関連記事
【4月18日】2008年に年間1億プロセッサの製造を目論むAMDの製造手法
http://pc.watch.impress.co.jp/docs/2006/0418/amd.htm
【3月14日】【海外】65nmプロセスとクアッドコア、新コアが押し寄せるAMD
http://pc.watch.impress.co.jp/docs/2006/0314/kaigai251.htm
【3月13日】【海外】AMDがAMD LIVE!のデモを初公開
http://pc.watch.impress.co.jp/docs/2006/0313/kaigai250.htm

□バックナンバー

(2006年4月24日)

[Reported by 後藤 弘茂(Hiroshige Goto)]