■後藤弘茂のWeekly海外ニュース■ リンクしていたIntelのシリアルFSBとFB-DIMMプロジェクト

●FSBのシリアル化とメモリのシリアル化はセット

　Intelは、シリアルFSB(Front Side Bus)化とメモリインターフェイスのCPUへの統合をセットで考えている。少なくとも、サーバーCPUではそうだ。また、メモリインターフェイスの統合のためには、メモリインターフェイスもシリアル化(またはシリアル技術を導入)する必要があると見ているようだ。つまり、“シリアルFSB＝メモリインターフェイス統合＝シリアルメモリ”という連携になっている。デスクトップCPUは、メモリ側の事情から、最初はこうした構成にはならない可能性が高いが、長期的にはシリアル化を考えている節がある。

　実際、IntelのシリアルFSB「CSI」を実装する予定の最初のCPU「Tukwila(タックウイラ)」は、シリアル系伝送技術を使う「Fully Buffered DIMM(FB-DIMM)」のインターフェイスを内蔵する。FB-DIMMでは、DRAMチップ自体はパラレルインターフェイスのDDR2/3だが、バッファチップ「AMB(Advanced Memory Buffer)」でシリアルに変換してコントローラと接続する。Tukwilaは、このFB-DIMMインターフェイスのコントローラを内蔵する。キャンセルになった2007年のIA-32系MPサーバーCPU「Whitefield(ホワイトフィールド)」も、Tukwilaとソケット互換であることから、同様の構成だったと推定される。

　つまり、IntelのMPサーバーCPUでは、FB-DIMMインターフェイスとCSIはセットで実装されることになる。メモリインターフェイス内蔵とFSB高速化を同時に図る点は、AMDがHyperTransportをFSBに採用するのと同時に、DDRインターフェイスを内蔵したのと似ている。Intelはパラレル系技術である従来のDRAMインターフェイスの内蔵は避け、シリアルインターフェイスにこだわったところが異なる。あるDRAM業界関係者によると、IntelはCPUへのインターフェイスの内蔵を前提にして、FB-DIMMを考えていると説明したという。

　IntelがFSBとメモリのシリアル化をセットで考えていることは、水面下での開発の経緯からもわかる。Intelが、シリアルFSBとシリアルメモリの両プロジェクトを、ほぼ同時期にスタートさせているからだ。業界関係者によるとIntelのシリアルFSB「CSI」の計画は5年ほど前からスタートしたと言うが、これはIntelがシリアルメモリについて具体的に動き始めた時期と一致している。

●5年前にスタートしたCSIとFB-DIMMのプラン

　Intelは、2000年初めに、当時のトップDRAMベンダー5社(Hyundai Electronics, Infineon Technologies, Micron Technology, NEC Electronics, Samsung Electronics)と、2003年以降のDRAM技術を開発する団体「ADT(Advanced DRAM Technology)」を発足させた。DRAM業界関係者によると、Intelは、当初、ADTで中期的にDRAMをシリアル系インターフェイスへと移行させることを提案したと言われる。Intelは、同時期にOEMベンダーに対して、10年以内にDRAMがシリアルインターフェイスに移行するという見通しの説明も行なっている。

　ADTによる独自規格策定は、結果的に頓挫。IntelはJEDEC(米国の電子工業会EIAの下部組織で、半導体の標準化団体)で策定中だったDDR2とDDR3へとADTの技術の一部を移し、現在はJEDECでの活動に注力している。しかし、方向性自体は変わっていない。ある業界関係者によると、FB-DIMM自体、ADTで検討した技術をベースにしていると言う。

　こうしてみると、CSIとFB-DIMMは、どちらも同じ5年前にプランがスタートしていたことになる。Intelがインターフェイスのオールシリアル化を決断した時から、平行して走っていたわけだ。

　ちなみに、Intelは、CSIについて、プラン当初は「Coherent Scalable Interface」の略称としていたが、その後変更した。CSIという3レターアクロニム(acronym)は変えずに、展開した名前だけを変えているらしい。Cはコモンプラットフォーム(Common Platform)のCでもあり、今はそう呼んでいるようだ。実は、CSIの正式名称は情報によって異なり、確証が取れず記事にできなかった。それは、Intel自体が変更していたたためらしい。

Intelのコモンプラットフォーム計画(一部推定) PDF版はこちら

●実装を容易にするためにシリアル化へ向かう

　Intelが、FSBとメモリをセットでシリアル化しようとしているのには理由がある。

　まず、DRAMインターフェイスの統合では、ピン数の問題がある。インターフェイス幅が広くピン数が多いパラレルインターフェイスを内蔵しようとすると、CPUパッケージのピン数が増大してしまう。ピン数の増大は、コスト増や信頼性の低下などを招くため、できれば避けたい。

　それから、現在のDRAMの、マルチドロップパラレルインターフェイスの場合、タイミングマージンが狭く、互換性を確保するのが難しい。特にCPUの場合はCPU自体がソケットを介するため、基板に直付けするチップセットよりシビアになる。多数のベンダーの異なるDRAMチップとの互換性を確保しなければならず、また、DRAM側の高速化や規格の変更にも追従する必要がある。マザーボード上では、クロックスキューのため等長配線をしなければならず、配線面積が広く自由度が狭い。AMDが、実際こうした面で苦しんでいる。

　しかし、CPUに実装するインターフェイスをFB-DIMMにすると、これらの問題はずっと軽減される。FB-DIMMの1チャネルのピン数は69で、240ピンにもなるDDR2と比べるとずっと少ない。コントローラ側とFB-DIMMのバッファチップ「AMB(Advanced Memory Buffer)」はポイントツーポイントで接続されるため、スタブの問題もない。DRAMの高速化や規格の変更はAMBである程度吸収できるため、CPUに内蔵するコントローラの変更は最小で済む。多種のDRAMと直接接続するのではなく、限られた種類のAMBに接続するだけなので、互換性も取りやすい。スキューは気にする必要がないので、配線も容易になる。

　もちろんFB-DIMMには問題もある。最大の問題はレイテンシの増大だ。SerDes(Serializer/Deserializer)によるシリパラ変換のオーバーヘッドと、AMB同士のデイジーチェーン接続の遅延があるからだ。とはいえ、マルチドロップのパラレルバスでは、もはや2枚以上のDIMMを1チャネルに接続しながら高速化を図ることは難しい。つまり、パラレルバスを維持する限り、高速化と容量のどちらかを諦めなければならない。そのためレイテンシにはある程度目をつぶってFB-DIMMへと踏み切ったわけだ。

●FB-DIMMのレイテンシを軽減するためにもCPU内蔵へ

　この、レイテンシの問題の観点からも、FB-DIMMインターフェイスは、CPUに内蔵した方が都合がいい。現在のアーキテクチャだと、CPUはパラレルFSBでチップセットにアクセス、チップセットがシリアルに変換してFB-DIMMにアクセス、FB-DIMM上ではAMBが再びパラレルに変換してDRAMチップにアクセスすることになる。CPU側から見ると、オフチップでパラレル→シリアル→パラレルと変換しており、ロスが大きい。ところが、FB-DIMMのインターフェイスをCPUに内蔵すれば、この問題は軽減できる。チップセットアクセスがなくなり、CPU内部で高速にシリアル変換できるようになるからだ。

　こうして見ると、FB-DIMMは、CPUへのインターフェイス内蔵を初めから織り込んでいたように見える。

　メモリ側がFB-DIMMになり、CPUにそのインターフェイスを内蔵すると、FSBをパラレルに保つ意味もなくなる。FSBをパラレルにする最大の理由のひとつは、CPU－DRAM間のレイテンシを最短にすることだからだ。

　現在のIntelアーキテクチャの場合、内部バスがパラレルのCPUコアが、同じバス幅のパラレルFSBを駆動、CPUはパラレルFSBで内部パラレルのチップセットにアクセス、チップセットはこれもパラレルのDRAMインターフェイスでDRAMにアクセスする。DRAM内部のメモリセルアレイもパラレルで動作しているため、チップセットは介していても、CPUコアからメモリセルまで全てがパラレルで接続され、レイテンシが最小になる。

　だが、メモリがFB-DIMMになりインターフェイスがシリアル化し、CPUにインターフェイスが搭載されると、FSBをパラレルにする意味はなくなる。Intelは自由にFSBをアレンジできることになる。自由になったところでFSBのシリアル化も同時に進めようとしているわけだ。

●TukwilaとWhitefieldの変更の背景

　1年前、2004年11月の記事「Intel CPUはシリアルFSBへと向かう」で、Intelが2007年のサーバーCPUから、シリアルFSBを実装するだろうという予想を書いた。実際、Intelはそうした動きをしていたわけだが、先週レポートした通り、計画は変更になり、FB-DIMMインターフェイスとCSIを内蔵するTukwilaは2008年にスリップ、WhitefieldはキャンセルとなりTigertonに入れ替わった。

　今回のこのロードマップ変更については、まだ正確な理由が掴めていない。

　IntelがCSIの実装に手間取っていると伝える業界関係者もいる。PCI ExpressライクなCSIをCPUに実装するのがやっかいなことは予想ができる。Rambusのようにシリアルインターフェイスをコンパクトにできないと、実装面積も必要となる。消費電力(=熱)の問題もかなり重要だ。

　あるいは、Rambus社の特許に抵触する可能性が出てきた可能性もある。Rambusは、公開されている特許以外にも、サブマリン(申請中だが公開されておらず内容がわからない)状態にある特許を多数保持している。ある業界関係者は、高速シリアル伝送技術は、いずれもRambusの特許に抵触すると同社から説明を受けたと語る。

　先週レポートしたように、Intelからは、一部のベンダーに対して、IA-64系CPUがずれこみ、Tukwilaのスケジュールが遅れたために、IA-32側のCSI導入も延期されたという説明がなされたらしい。しかし、逆の見方もできるかもしれない。例えば、2007年に、リスキーなCSIではなく従来型バスのクアッドコアIA-32を導入しようという判断になり、Whitefieldがキャンセルになった。その結果、Tukwilaも2007年である必要がなくなり、2008年に後退したのかもしれない。というより、現在のIA-32とIA-64の重みを考えると、この方がずっと可能性が高い。

●揺れるコモンプラットフォーム構想

　理由がどこにあるにせよ、IA-64 CPUのスリップは、おそらくIA-64 OEMベンダーにとってはかなりの不安材料だ。今回のコモンプラットフォーム化計画の変更が、IA-64自体のフェードアウトにつながるのではないかという疑いがあるからだ。

　コモンプラットフォーム化が実現すると、ベンダーは基本的に同じシステムの同じソケットに、IA-64とIA-32の両サーバーCPUを載せ替えて販売できるようになる。IA-64側にとっては、全体のシステムコストを下げて、よりボリュームゾーンも狙いやすくなるという効用がある。その反面、IA-32が、より上の層にも導入されやすくなる。ベンダーにとっては、2つの側面がある。

　ある業界関係者は、コモンプラットフォーム化は最悪のケースの場合の、サーバーベンダーに対する救済措置でもあると語っている。つまり、もしIntelがIA-64をフェードアウトさせて行く場合でも、同じシステムにIA-32系CPUを載せて売ることができるからだ。とはいえ、このクラスのハイエンドサーバーはハードだけで売っているわけではない。コードベースが全く異なるIA-64からのソフトウェアの移行を考えると、とても救済措置とは言えないだろう。

　ちなみに、現在のTukwilaは、オリジナルの計画のTukwilaとは内容が異なっている。もともとIntelは、TukwilaからCPUのマイクロアーキテクチャも大きく変える計画だった。Intelは、IA-64系CPUに、ダイナミックスケジューリングとSMT(Simultaneous Multithreading)を組み込む研究などをしており論文も発表している。実際、Intelが示したプランは、MercedからMontecitoまでのIA-64 CPUの流れを根本から改革するものだったと言われる。

　また、IntelはTukwilaに“片手以上のCPUコア”を搭載することをIntel Developer Forum(IDF) Japanで明らかにしていた。おそらく、8コアになる予定だったと見られる。だが、現在のTukwilaはもっと大人しいプランに落ち着いている。当初は4コアで、マイクロアーキテクチャ自体もMontecitoから抜本的な変更はないらしい。8コアになるのは45nm微細化版の「Poulson(ポルサム)」以降と見られる。

　もっとも、コアアーキテクチャの計画は大きく変わっているが、TukwilaでFB-DIMMとCSIを統合するというプラン自体は変わっていない。

　IA-32サーバーでは後退したものの、サーバーCPUではシリアルFSBへの道程がある程度は見える。それに対して、クライアントサイドのシリアルFSB化は見えにくい。

　そもそも、DRAM自体のシリアル化、つまり、DRAMチップ自体へのシリアルインターフェイスの統合の展望が不鮮明だからだ。Intelは、以前からシリアルDRAMの構想を語っており、実際に、何度かシリアルDRAM開発のプランを業界に伝えている。しかし、今のところDDR3まではパラレルインターフェイスのままだ。つまり、少なくとも2010年前後まではシリアルDRAMへの移行は見えないことになる。

　しかし、マルチコア化の進展とともに、FSBの拡張の必要性は高まる。Intelは、それまでの中間解が必要となる。

□関連記事
【10月27日】【海外】IntelのサーバーCPU計画に大幅な遅れ
http://pc.watch.impress.co.jp/docs/2005/1027/kaigai219.htm
【2004年11月17日】【海外】Intel CPUはシリアルFSBへと向かう
http://pc.watch.impress.co.jp/docs/2004/1117/kaigai135.htm

□バックナンバー

(2005年10月31日)

[Reported by 後藤 弘茂(Hiroshige Goto)]