23日から米国サンフランシスコで開催中のIntel Developer Forum(IDF)における話題の中心は、Intelが“次世代のマイクロアーキテクチャ”と呼ぶ新世代プロセッサ「Merom(メロム、開発コードネーム)」や「Conroe(コンロー、開発コードネーム)」など、2006年後半にリリースされるCPUだが、2006年第1四半期にリリースを予定しているNapaプラットフォームの最初のCPUとして登場する「Yonah(ヨナ、開発コードネーム)」と呼ばれるデュアルコアCPUに関する情報もいくつかアップデートされている。 本レポートでは、IDFで行なわれた説明会などで明らかにされた、Yonahの最新情報をお届けしていきたい。 ●共有キャッシュにより最適化されたデュアルコアを実現するYonah ユーザーにとってのYonahの魅力は、モバイルPC向けとしては初めてのデュアルコアCPUであるという点だろう。 デュアルコアとしてのYonahの最大の特徴は、共有されているL2キャッシュに見て取れる。これまで登場したデュアルコア、例えばIntel自身のPentium Dや、AMDのAthlon 64 X2などは、いずれもそれぞれのコアにL2キャッシュを搭載していた。これに対して、Yonahでは2つのコアがキャッシュを共有するという仕組みを採用している。 ユニークなのは、それぞれのコアに割り当てるL2キャッシュの容量は動的に変更できることだ。例えば、2つのコアのうち1つめのコアが1.5MBを利用して、2つめのコアは0.5MBだけ利用するという割り当てができる。この割り当ては動的に変更可能で、CPUのニーズにより逐次変わっていく。 それぞれにL2キャッシュが用意されているPentium Dのような場合には、片方のコアのキャッシュがあまり使われていなくても、それをもう一方に割り当てることはできないため、効率という点で共有キャッシュにやや劣る。
●マイクロ命令実行時の効率改善によりメディア処理時の能力を改善 Yonahのもう1つの特徴は、Intelが“Digital Media Boost”と呼ぶ、メディア処理能力の改善だ。Intel モバイルマイクロプロセッサグループ CPUバリデーションマネージャのロニー・コーナー氏は「Yonahでは内部構造の見直しにより、SSE命令実行時の効率を改善している」とのべ、その具体例としていくつかの改善点を示した。 YonahではSSE命令のデコーダのスループットを改善している。例えば、これまでSSE命令を利用した加算を行なう場合、4つのマイクロ命令に分割して実行されていたものが、1つのマイクロ命令で実行できるようになっているという。この他、SSE2でシャッフルやアンパックといった命令を実行する場合に、無駄な演算を無くすことなどにより演算にかかるレイテンシを削減している。これにより、ケースによっては30%近く効率を改善できるという。 また、新たにPrescottでサポートされたSSE3にも対応しているほか、浮動小数点演算時にデータのプリフェッチを行なうなどして性能を改善しているという。 Banias/Dothanでは、こうしたメディア処理の性能は、弱点と言われ続けてきたが、これらの改良により、Yonahでは以前よりはメディア処理の性能が改善されることになる。
●C4よりもさらに省電力を実現する“Enhanced Deeper Sleep” Yonahでは、“Intel Dynamic Power Coordination”と呼ばれる省電力技術が搭載されている。これは、CPUの状態を、それぞれのコアごとに変化させる仕組みで、例えば、2つのうちの1つのコアがスリープ状態で、もう1つのコアだけ動作させるという使い方が可能になる。 OSによるCPU利用率が低く、シングルスレッドの処理しか行なっていない場合には、2つあるCPUコアのうち1つは遊んでいる状態になるので、それをスリープさせることで、CPUの消費電力を少しでも下げよう、という試みだ。 ACPIではCPUの電力の状態をC0~C3の4段階で規定されている。それぞれどのような状態かと言えば、次のようになっている ・C0 通常動作状態:OSなどでアプリケーションなどが実行されている CPUはC0>C1>C2>C3と徐々にステートを変更していくことで、CPU内部のクロックを停止していき、徐々にCPUの動作を止めていくことをやっている。 さらにIntelでは独自にC4と呼ばれるモードを設定している。IntelがDeeperSleepと呼ぶモードで、130nmで製造されたモバイルPentium IIIあたりからこのモードが追加された。C4ではCPUに供給される電圧(Vccというパラメータで設定されている)を低下させ、CPUの消費電力をさらに低下させている。 YonahではそれぞれのCPUコアが動作状況に応じてC0からC3の間を行き来する。例えば、1つめのコアがC0(動作状態)にある時に、使われていない2つめのコアはC3へと移行する、などの動きをする。ただし、Yonahでは供給される電圧は1系統しかないため、C4へ移行する場合には、2つのコアがそろってC4へ移行する必要がある。 IntelはYonahにおいて、“Enhanced Deeper Sleep”あるいはDC4と呼ぶ、さらに拡張されたC4ステートを追加している。このDC4ではL2キャッシュに供給される電圧も低下し、さらにCPUの消費電力を低下させる。ただし、供給電圧を下げることは、L2キャッシュの電源を切るのと同じことなので、L2キャッシュの内部に蓄積されているデータはメインメモリに待避させる必要がある。このため、YonahではDC4に移行する前に、キャッシュの内容をメモリに書き出してからDC4ステートへ移行することになる。
●平均消費電力はDothanと同レベルまで下がっているとIntel
気になるのは、こうした改良がYonahの平均消費電力の低下に貢献しているかどうかだ。平均消費電力の増大とバッテリ駆動時間は反比例の関係にあり、平均消費電力が増大すれば、それだけバッテリ駆動時間は減ることになる。 コーナー氏は「これらの新しい省電力機能などにより、Yonahの平均消費電力は、シングルコアであるDothanコアのPentium Mと同じレンジまで下げることが可能になった」とのべ、Yonahの平均消費電力がDothanと同じレンジまで下げることに成功していると説明した。 すでに以前の記事でも指摘したように、IntelはOEMベンダに対して、Yonahの平均消費電力は、Dothanと同じレンジかやや増えている程度にとどまっていると説明しており、コア数に比例して、平均消費電力が大幅に増えることはないという。 OEMメーカー筋の情報によれば、Napaプラットフォームでは、チップセットの平均消費電力がSonomaプラットフォームに比べて低下しているという。このため、Carmel(最初の世代のCMT)からSonoma(現行のCMT)への移行時にみられたような、バッテリ駆動時間の減少はあまり心配しなくてもよさそうだ。 ●2006年後半にはYonahからMeromへと移行していくNapaプラットフォーム すでに述べたように、2006年後半にはYonahの後継としてデスクトップPCやサーバー/ワークステーションと共通のマイクロアーキテクチャを採用したMeromが投入され、チップセットの「Calistoga」や無線LANモジュールの「Golan」と組み合わせたNapaプラットフォームとして投入される。 Meromは、Yonahでは対応していなかったEM64Tに対応しているほか、キャッシュ容量は4MBに拡張される。また、公式には語られていないが、OEMベンダ筋の情報に寄れば、いくつかの新しい拡張命令も実装される予定であり、メディア処理能力がさらに強化されることになる。 MeromはYonahとピン互換になっており、ノートPCベンダはYonahをMeromに置き換えるだけで、Merom搭載のノートPCを製造することが可能になる。ただし、熱設計消費電力はYonahが31Wであるのに対して、Meromは35Wになっており、あらかじめノートPCベンダは35WのCPUを搭載することを前提にシャシー設計をしておく必要がある。 実際、ほとんどのノートPCベンダはNapa世代のノートPCを35Wを前提に設計しており、おそらく多くの製品が第3四半期の段階でYonahからMeromへ載せ替えた製品をリリースしてくることになるだろう。 【IntelのモバイルPC向けCPUの機能比較(筆者作成)】
□関連記事 (2005年8月25日) [Reported by 笠原一輝]
【PC Watchホームページ】
|
|