■後藤弘茂のWeekly海外ニュース■ 65nmプロセスでデュアルコアを一気に普及させるIntel

●Vanderpoolと65nm版CPUが次の波

　Intelは、今後のデスクトップCPUについて、顧客に対して2点の重要な技術&製品プランを明確にした。

(1)Vanderpool Technology(VT)を2005年後半にイネーブル(有効)
(2)2006年第1四半期に65nmプロセス版CPU群を投入

　Intelは、仮想化をハードウェアレベルで支援するVanderpoolをデスクトップではPrescott、モバイルではYonahから実装した。これまではVanderpoolのイネーブルの時期は明確にして来なかった。だが、今回のロードマップで、IntelはVanderpoolを、2005年の後半にPentium 4 6xx(Prescott 2M)ファミリでイネーブルにすることを明確にした。

　また、Intelは、2006年の第1四半期中に、デスクトップに65nmプロセスCPU群を投入する。デュアルコアの「Presler(プレスラ)」とシングルコアの「Cedarmill(シーダミル)」だ。Cedarmillは、今年第1四半期に登場するシングルコアの「Pentium 4 6xx(Prescott 2M)」の後継となる。デュアルコアでは、Intelは今年第2四半期中に90nmプロセスの「Pentium 4 8xx(Smithfield:スミスフィールド)」を投入するが、Preslerはその後継となる。おそらく、2006年中にIntelのデスクトップCPUの大半は65nmプロセスへ移行すると見られる。Celeron系ブランドのバリューCPUも含めて。

Intelの2005～06年のデスクトップCPU比較 PDF版はこちら

●Vanderpoolは今年後半にイネーブル

　Intelの2プランのうち、先に来るVanderpoolはすでにCPU自体には実装されているため、ポイントは、いつイネーブルにするかというマーケティングプランだけとなる。Intelは今年後半にVanderpoolをONにするため、Pentium 4 6xxは、当初登場するVanderpoolディセーブル(無効)版と、後から登場するVanderpoolイネーブル版の2段階になると見られる。同じコアだが、VanderpoolのON/OFFの違いのある製品ができることになる。おそらく、Processor Numberもそれに応じて変更すると見られる。

　ちなみに、Intelは第2四半期に投入する「Pentium 4 8xx(Smithfield:スミスフィールド)」については、Vanderpoolをイネーブルにすると明確にはしていない。しかし、Pentium 4 8xxでイネーブルにできない理由は、見あたらない。むしろ、Vanderpoolは「スレッドレベル並列性(TLP:Thread-Level Parallelism)」の高いデュアルコアの方がより有利になるため、この点は不可解だ。そのため、これは、バリデーション期間の問題だと推測される。おそらく、これまではVanderpoolのバリデーションはPrescott系コアで行なっているだろう。

　Intel CPU全体のプランの中では、Vanderpoolはデスクトップとサーバーでまずイネーブルにされる。サーバー先行ではない点がポイントだ。ハードウェアベースの仮想化は、従来はメインフレームなどのソリューションだったが、CPU業界はこれを一気にクライアントにも広げて行こうとしている。

　Vanderpoolは、基本的には同じようなメカニズムを利用するセキュリティテクノロジ「LaGrande(ラグランド)」とペアになっている。しかし、LaGrandeのイネーブルはまだ行なわれない。LaGrandeは、2006年後半から2007年にチップセットも含めてイネーブルされると言われている。これは、MicrosoftのLonghorn(ロングホーン)に実装されるNext-Generation Secure Computing Base (NGSCB)など、LaGrandeを利用できるソフトウェア環境がまだ整わないという理由もあるためと見られる。

　逆を言えば、VanderpoolのスケジュールだけをIntelが明確にしたのは、Vanderpoolを利用するVMM(Virtual Machine Manager)ソフト側の対応のメドがつきつつあるためだと推測される。Vanderpoolでは、従来のようにホストOS上で走るVMMだけでなく、OS層の下で完全にマシンを仮想化する「ハイパーバイザ」型のソフトウェアも実現できる。

　Prescott/Smithfield系CPUやYonahに実装されるVanderpoolは、「VT1」と呼ばれる第1世代の実装となっている。もともとのプランでは、NetBurst系CPU世代はVT1で、2006年に登場する次の世代のCPUアーキテクチャで「VT2」へ移行する予定だった。Intelは、ハードウェア側での仮想化のサポートを長期プランで考えており、将来プランの中にはメニイコアでのCPUコアクラスタに対しての仮想マシンの割り当てメカニズムといった実装も含まれている。

●周波数が上がる見込みのPresler

　Intelの65nm世代CPUについては、まだ投入時期やキャッシュ量、パッケージなど、限られた情報しか判明していない。

　65nmプロセスのデュアルコアCPU「Presler(プレスラ)」は、アーキテクチャ的にはSmithfieldと同じNetBurst(Pentium 4)系だ。新アーキテクチャコアではない。EM64TやXD BitといったSmithfieldのフィーチャもすべて備える。Smithfieldと異なるのはキャッシュ量で、それぞれのCPUコアが2MBずつのL2キャッシュを搭載し、合計では4MBのL2キャッシュを持つ。しかし、モバイルのデュアルコアYonah(ヨナ)のような共有L2キャッシュ構成は取らない。

　PreslerのFSB(フロントサイドバス)は現行のPentium 4と同じ800MHz。パッケージはLGA775で、SmithfieldやシングルコアPentium 4とのソケットレベルの互換性は保つと見られる。ただし、対応チップセットは「Intel 955/945ファミリ(Lakeport:レイクポート)」からとなる。Intelは、以前はFSB 1,067MHzを積極的に普及させるプランを立てていたが、この1年の間に路線を変更。FSBの主流は800MHzまでに止めるプランに切り替えている。

　Intelは、PreslerではSmithfieldよりパフォーマンス当たりのTDP(Thermal Design Power:熱設計消費電力)が下がり、より高周波数品を提供できると説明しているらしい。Smithfieldは当面は3.2GHz止まりだが、Preslerではトップビンの周波数を達成できるとしている。2005年のトップビンはシングルコアも3.8GHzに留まるため、Preslerのターゲットは少なくとも3.8GHzということになる。

　ただし、トップ周波数のTDPはSmithfieldと同レベルになると言われている。以前レポートした通り、SmithfieldのTDPは最高130WになるとIntelは顧客に説明している。Preslerも同程度に熱いが、よりパフォーマンス/ワットは高められたCPUということになる。

　シングルコアのCedarmillもNetBurstアーキテクチャで、2MBのL2キャッシュを搭載する。フィーチャ的には、ほぼPentium 4 6xxと同等で、Hyper-Threadingがイネーブルにされる。パッケージはLGA775で、対応チップセットがLakeportというところまではPreslerと同じだが、FSBは異なる。Cedarmillの方はFSBが800MHzかそれ以上となっている。つまり、FSB 1,067MHzの可能性が示唆されている。これは、Pentium 4 Extreme Editionラインがシングルコアに留まり、そこにCedarmillコアが投入されるのかもしれない。Cedarmillも周波数はトップビンまで提供され、TDPは95W程度に抑えられるという。

●加速されたデスクトップでのデュアルコア移行

　IntelはデスクトップCPUの65nm移行プランについて、これまで公式には明瞭にして来なかった。2004年12月のアナリスト向け説明会「Fall Analyst Meeting」では2006年の「Bridge Creek(ブリッジクリーク)」と「Averill(エイブリルまたはアヴレル)」の両プラットフォームで、65nmデュアルコアCPUが登場すると説明していたものの、それ以上の詳細は不明だった。

　65nm CPUについての説明が不明瞭だったのは顧客に対しても同様だ。「Intelは2004年春に65nm世代のPresler(プレスラ)とCedarmill(シーダミル)について説明を行なったが、その後の情報のアップデートがなかった」と昨冬にある業界関係者は語っていた。だが、今回は両CPUとも2006年第1四半期であることが明らかになった。以前の情報では、65nm CPUは2006年前半だったので、予定通りということになる。情報が出ないことから65nm CPUの遅れのウワサもささやかれていたが、それは杞憂だったことになる。

　65nmへの移行が、2006年第1四半期と、比較的早期からスタートする、この動きとおそらく連動しているのは、Intelのデュアルコア浸透計画が加速されたことだ。

　Intelは2004年9月のIntel Developer Forum(IDF)時には、デスクトップのパフォーマンスCPU(ここではPentiumブランドCPUを指す)のうちデュアルコアCPUの出荷比率は2006年中に40%以上だと説明していた。Intelは、同時期にモバイルのパフォーマンスCPUは70%以上がデュアルコアになるとしている。モバイルの方がデュアルコア比率がずっと高い。つまり、デスクトップのデュアルコア化は、モバイルよりずっと緩やかに進む計画だったのだ。

　ところが、12月の「2004 Intel Fall Analyst Meeting」ではIntelは戦略を一転。2006年中に70%以上のパフォーマンスデスクトップCPUがデュアルコアになるという予測を発表した。つまり、モバイルと同様にデュアルコア化が急速に進むロードマップに変わったのだ。新しい計画の通りなら、Intelは2006年末までにPentium系デスクトップCPUをデュアルコア主流に切り替えてしまうことになる。

●65nm世代CPUのメドが立ったことが戦略変更の理由?

　わずか3カ月でIntelがこのように戦略を変更した原因はどこにあるのだろう。

　まず、明確なのはデュアルコア化をここまで促進するには65nmプロセスCPUの潤沢な出荷が必要ということだ。Intelの90nm版デュアルコアSmithfieldは、200平方mm以上のダイサイズ(半導体本体の面積)となる。これは、初代Pentium 4と同レベルで、そのため、Intelはデュアルコアの生産比率を一定以上に高くできない。

　しかし、Preslerでは65nmに微細化するため、L2キャッシュを2倍にしても140～160平方mm程度のダイサイズに納めることができると推測される。Intelの場合、普及CPUのダイサイズのマジックナンバーは140平方mmで、メインストリーム向けCPUのダイはこのレベルに納めようとする場合が多い。Preslerは、おそらく、このスポットに入るため、Intelはデュアルコアの生産比率を高められると見られる。ちなみに、Cedarmillの方は100平方mm以下のサイズとなり、コストパフォーマンスは非常に高くなるはずだ。

　もっとも、2006年第1四半期に投入されるPreslerは、すでに物理設計に入っているはずで、ダイサイズはその前からすでに算出できていたはずだ。とすると、ポイントは生産量ということになる。現在、Intelは65nmプロセスの立ち上げ準備をしている。そのプロセスで、2006年末までの65nmの生産量を予測して、十分な供給ができるだけの生産が確保できると判断した可能性もある。それだけ、65nmプロセスは順調ということだろうか。

　もう1つの重要なポイントは、TDPとパフォーマンスの関係だ。SmithfieldはTDPが高いため、周波数をシングルコアよりも抑えなければならない。そのため、シングルスレッドパフォーマンスを考えた場合、Smithfieldは不利になる可能性がある。Intelはこの問題を解決するため、パフォーマンス帯では当面はシングルコアCPUとデュアルコアCPUを平行して販売する。

　ここで明らかなのは、IntelがデュアルコアCPUを主軸に据えるためには、現行のシングルコアと比べて、周波数を同等かそれ以上に引き上げる必要があることだ。Intelが2006年末で70%のパフォーマンスデスクトップCPUをデュアルコアにできると宣言していることは、デュアルコアCPUの周波数をシングルコア同等にできるメドが立ったということを意味している。

　実際、Intelは65nm世代ではシングルコアのCedarmillをメインストリームCPUと位置づけており、パフォーマンスCPUはデュアルコアのPreslerになるとしている。おそらく、Smithfieldでは提供されない、600ドル以上の高価格帯にもPreslerは投入されると見られる。90nm世代では、シングルコアCPUとデュアルコアCPUが、パフォーマンスとメインストリームの両価格帯にまたがって併存するが、65nmでは明瞭にデュアルコアの方が上位に置かれる。

　おそらく、Preslerの設計が進み、65nmプロセスの開発が進むにつれて、PreslerのTDPのシミュレーションが可能になり、その結果、IntelがPreslerの周波数について確信を持つようになったと見られる。もっとも、IntelはPrescottでは、サンプルチップが完成した時点で、当初予想したTDPを大きく上回ってしまったため、スペックと戦略を大きく変更したという苦い経験がある。今回は、その轍は踏まないという自信があるということだろうか。

Intel CPU Price & Brand & Processor Core PDF版はこちら

●仕様が大きく変わったPreslerとCedarmill

　PreslerとCedarmillというコードネームは、1年以上前から知られていた。しかし、Intelのオリジナルプランと、現在の仕様は大きく異なっている。

　まず、元のプランではPreslerとCedarmillは、キャンセルになった2005年のデスクトップCPU「Tejas(テハス)」の後継とされていた。そのため、アーキテクチャ的には、Prescottを拡張するTejas系だったと見られる。だが、現在のPreslerとCedarmillのアーキテクチャは、ほぼPrescott同等で、異なっている。

　また、その時点の計画では、Cedarmillは5GHz台の周波数で、TDPは115Wとなるはずだった。周波数の割にTDPが低いが、その時点ではPrescottのTDPも100W程度の予測だった。Intelが、まだ90nm以降のリーク(漏れ)電流の上昇などを予測できていなかった時のスペックだ。また、Cedarmillは、1MBのL2キャッシュ、FSBは800/1,067MHzでHyper-Threading、Vanderpool、LaGrandeを実装することになっていた。L2キャッシュの量が少ないのは、相対的にCPUコアサイズが大きいTejas系アーキテクチャの予定だったからと見られる。

　一方、PreslerはCedarmillのデュアルコア版で、FSBは1,067MHz、L2キャッシュは合計で2MBとされていた。TDPは135Wの予測だったが、これも、現在の予定より高い周波数を想定してのものだった。

　現在の計画でのPreslerは、元のプランよりもFSB帯域が狭く、L2キャッシュ量が多い。これは、FSBのボトルネックをキャッシュの増量でカバーするためだと見られる。また、現在の計画では、CPUコアがPrescott系になり、相対的に小さくなったため、L2キャッシュを増量できたとも考えられる。90nmのTejasが2MBのL2キャッシュを搭載して200平方mm程度のダイだったことを考えると、65nmプロセスのPreslerは200平方mm以下にダイを抑えるためには、L2キャッシュは増量できなかったはずだ。

　こうしてみると、PreslerとCedarmillは、当初のプランとは大きく異なるCPUに変わったことがわかる。同じコードネームで内容が大きく変わるのは、Intelでは珍しいことだ。

　Intelの中期戦略では、2006年までのデスクトップCPUはNetBurst(Pentium 4系)アーキテクチャで、2006年末以降は次世代アーキテクチャに代えることにしていた。Intelが、9月のプランで行くなら、デュアルコアはNetBurstでは主流にならず、次のアーキテクチャ世代で主流になる戦略だった。だが、現在の計画では、明らかにNetBurstでもデュアルコアを主流に押し出す。そうなると、次世代CPUアーキテクチャへの移行プランが若干変わった可能性もある。デュアルコア化を、次世代アーキテクチャの最大のポイントとしては打ち出せなくなったからだ。

□関連記事
【1月26日】【海外】EM64Tを一気に解禁するIntelの新戦略
http://pc.watch.impress.co.jp/docs/2005/0126/kaigai150.htm
【2004年12月24日】【海外】ポラックの法則に破れてキャンセルされた「Tejas」
http://pc.watch.impress.co.jp/docs/2004/1224/kaigai144.htm
【2004年10月22日】【海外】デュアルコアCPU“Smithfield”は来年第3四半期に登場
http://pc.watch.impress.co.jp/docs/2004/1022/kaigai128.htm

□バックナンバー

(2005年1月28日)

[Reported by 後藤 弘茂(Hiroshige Goto)]