■後藤弘茂のWeekly海外ニュース■ 次世代Crusoe「ASTRO」はより高性能でより低消費電力

Transmeta CTO デビッド・R・ディツェル氏(右)と日本担当副社長の村山隆志氏

　TransmetaはCrusoe後継CPU「TM8000(ASTRO:アストロ)」を、来年第3四半期に投入する予定でいる。COMDEXでTransmetaは、Baniasキラーと宣言するASTROのサンプルチップをデモし、高いパフォーマンスを見せつけた。

　Transmetaの創業者でCTOのデビッド･R･ディツェル(David R. Ditzel)氏は、COMDEXと今年9月の来日時にASTROについて説明している。それによると、ASTROでは高性能化だけでなく、同じ処理をさせた場合には従来のCrusoeより低消費電力だと主張する。つまり、ハイパフォーマンスと低消費電力を両立させると言う。

[Ditzel氏] TM8000の利点は、性能アップだけではない。内部を256bit化することで、より低消費電力化が可能になる。

[Q] 同じ処理をより少ない電力消費で行なうということか。

[Ditzel氏] そうだ。ヒントを示そう。TM5000シリーズでは4命令/クロックだったが、TM8000では8命令/クロックへと並列性が上がる。例えば、DVD映画を再生するとしよう。従来のCrusoeで4命令/クロックで800MHz必要な処理が、8命令/クロックなら400MHzでデコードできることになる。しかも、クロックが下がると駆動電圧も下げることができる。消費電力は、クロック×電圧の二乗に比例するから、消費電力は大きく下げることができる。

●根拠のある低消費電力化

　高性能イコール高消費電力の従来のCPUの概念からは、この主張はにわかには信じにくいかもしれない。しかし、Transmetaのアプローチを考えると、当然とも言える。というのは、TransmetaはCPUのパイプラインを細分化して高周波数化することではなく、並列性を高めることで性能を上げようとしているからだ。これは、計算もできる。

　CPUの消費電力は「電圧の二乗×クロック×キャパシタンス(＋アクティブ時リーク電流)」で決まる。このうち、キャパシタンスはトランジスタ数に比例する。もし、ASTROの論理回路部分のトランジスタ数が従来のTM5800の2倍だとしたら、キャパシタンスは2倍になる。しかし、実行ユニットを増やして並列性を高めた結果、1/2の動作速度で処理できるようになれば、キャパシタンスの増加分は、クロックの低下分で相殺される。

　さらに、低周波数になると、駆動電圧を下げることもできる。今の0.13μmプロセスの場合、50%の周波数は、70数%程度の周波数で達成できる(Baniasなどがそうなっている)と見られる。そうすると、70数%の二乗となるので50%程度の低消費電力化が電圧だけで可能になる。つまり、「(0.7)^2×0.5×2＝0.5」になるわけだ。キャパシタンスがもっと多くても十分に相殺できる計算になる。

　ただし、これはうまく処理を並列化できた場合の話だ。ASTROが1サイクルで2倍の命令を実行できるなら、この通りの低消費電力化が実現できる。しかし、同時に処理できる命令数の平均を高くできなければ、公式通りにはいかない。ASTROのCPUコアとCMSのアーキテクチャにかかっている。

●まだ不明の実行ユニットの構成

　ASTROは、8命令を1サイクルで発行できる。つまり、最大で8命令を1クロックで処理できる。現行のCrusoe TM5800は4命令/サイクルなので、ピーク性能は2倍。Transmetaが以前示したアーキテクチャ予測によると、平均のIPC(1サイクルで実行できる命令数:instruction per cycle)も、2.x命令/サイクルから5命令/サイクル以上に倍増するという。この目標を達成できるかどうかは、フタを開けないとわからない。

　8命令発行に対応するため、ASTROはおそらく8個の実行ユニットを備えていると思われる。以前のコラムで8個と書いたが、これは確実ではない。Ditzel氏は整数演算ユニットが何個かという質問に対して、「実行ユニットは8個以内」と答えていた。そのため、命令発行ネットワークの作り方によっては、8個以上かもしれない。ただし、Transmetaは、トランジスタ数を減らすためにかなり実行ユニットの数は絞り込んでいると推測される。10個以上という可能性は低いだろう。

　現在のCrusoe TM5xxxシリーズの場合、4命令発行に対して、実行ユニットは5つ備える。整数演算ユニット(ALU)が2個，ロード/ストアユニット1個，ブランチユニット1個，浮動小数点演算/マルチメディアユニット1個だ。

　このうち、まず整数演算ユニットはASTROで確実に増える。Ditzel氏は整数演算ユニットについて「(これまで)以上になっているのは確かだ(I say it's more, It's true)。何個かはまだ言えないが」と言う。常識的に考えれば、演算ユニットは3個以上、バランスでロード/ストアユニットは2個以上、分岐ユニットは1～2個というあたりだ。整数演算ユニットやロード/ストアユニットはそんなにトランジスタ数を大量には必要としないので、増やしやすい。

　微妙なのは浮動小数点/SIMD演算ユニットになる。ここの部分の構成はまだ見当がつかない。ただ、消費電力を減らすことを目的とするTransmetaの場合、トランジスタ数を食う浮動小数点演算ユニットを多くは搭載できない。増やしても2個で、それもフル機能のユニットを2個ではないだろうと推測される。ちなみに、x86系でこの部分が強力なのはAthlon/Hammer系で、3ユニットを備える(ただしフル機能ユニット3個ではない)。

　また、今回、Transmetaは、おそらくSSE互換のSIMDタイプの浮動小数点演算をサポートすると推測される。Transmetaがそう表明しているわけではないが、可能性は高い。以下は、COMDEXでのDitzel氏とのやりとりだ。

[Q] 8命令発行で浮動小数点演算ユニットは増やすのか?　また、SIMDタイプの浮動小数点演算もサポートすると推測したのだが。

[Ditzel氏] んん……、そうか、SIMDは8命令発行以上になるな(SIMD is more than 8 issue)。つまり、8命令発行の中には、SIMD(で同時処理するデータ数)は数えていない。SIMDも含めればそれ以上になる。これは、新しいマーケティングキャンペーンが必要かもしれない。……ただし、(SIMD浮動小数点演算サポートを)認めたわけじゃあないよ(笑)。

　このことは、TransmetaがSIMD浮動小数点演算をサポートするとしても、1つのSIMD命令が1命令ポートしか消費しないことも示唆している。つまり、メディアプロセッサなどで見られるように、SIMDタイプ演算を複数のスカラ演算ユニットで実行する形式ではないと推測される。その場合は、1つのSIMD命令が、VLIW(Very Long Instruction Word：超長命令語)の複数の命令スロットを消費することになるからだ。

●AGPとHyperTransportをサポート?

　また、ASTRO(TM8000)は、演算能力だけでなく、インターフェイス回りの性能も引き上げていると見られる。Ditzel氏は次のように語る。

[Ditzel氏] TM8000では、8命令/サイクルになるだけではない。TM8000(搭載PC)では、I/Oもグラフィックスもメモリもずっと向上する。CMSもそうだ。TM8000のCMSは、全く新しく作り直されたものだ。結局、性能を引き上げる正しい方法はバランスを取ることだ。FPUだけでもALUだけでもない、I/Oだけでもメモリ帯域だけでもない。バランスが重要だ。我々は、それをCrusoeで学んだ。

　Transmetaのアーキテクチャでは、ノースブリッジ機能はCPUに統合している。そのため、メモリ帯域やメインのI/Oの帯域の拡張は、チップセットではなくCPU側の話となる。実際、ASTROは、グラフィックスチップとの接続を従来のCrusoeのPCIからAGPに発展させたと見られる。また、サウスブリッジチップとの接続も、PCIからHyperTransportになったと思われる。

[Q] Transmetaは2年前にAMDからHyperTransportのライセンスを受けた。今回、採用したのではないのか。

[Ditzel氏] HyperTransportテクノロジのライセンスを受けたのはもちろん真実だ。しかし、我々は、それを使うかどうかはまだアナウンスしていない。

[Q] I/O帯域の必要性を考えるとTM8000がHyperTransportを採用したと考えるのが自然だ。まさかPCIのままとは考えられない。

[Ditzel氏] それは非常にいい推測だ(it's very good guess)

●DDR IIへの対応は不鮮明

　では、メモリ帯域についてはどうなのだろう。TransmetaのCPUアーキテクチャは、メモリコントローラをCPUに統合している。これにはいくつかの利点がある。ひとつは、CPUからDRAMへより高速にアクセスができる点。メインメモリ上にCMSが常駐するTransmetaのアーキテクチャの場合、特にDRAMアクセス性能は重要だ。DRAMコントローラの統合がなければ、Transmetaの場合はかなり性能が削がれてしまうだろう。

　しかし、DRAMコントローラの統合は、同時に難しい問題もはらんでいる。それは、新DRAM技術への対応だ。CPUの開発サイクルはチップセットより数倍長い。そのため、CPUが新DRAM技術に対応するには、より遠い先のDRAM技術の潮流を見越して設計する必要がある。現在のCrusoeでは、TransmetaはDDRに先んじて対応した(実際にはDDRとの組み合わせは遅れたが)。これは、JEDEC(米国の電子工業会EIAの下部組織で、半導体の事実上の標準化団体)のMemory ParametricsのチェアマンがTransmetaだったことが影響していたと見られる。では、次回のDDR IIはどうなるのだろう。

[Q] メモリ業界は2004年からDDR IIメモリへと移ろうと計画している。DDR IIは現行のDDRより同じメモリ帯域で消費電力が低い(低電圧化のため)という利点がある。CrusoeでのDDR IIのサポートは計画しているのか。

[Ditzel氏] 我々はDDRメモリの熱心なサポータだ。憶えていると思うが、TransmetaはDDRに対応した最初の企業だった。DDRはまだ当面は主流メモリ規格として残ると考えている。DDR IIへはまだ時間がかかるが、DDR IIの技術的方向性は正しいと思う。

　Ditzel氏の口ぶりからすると、まだDDR IIには対応していないか、対応を表明する準備ができていないように見える。ただし、コントローラ側のDDR IIへの対応は、DRAM側と比べるとずっとハードルが低い。そのため、DDRで先行したTransmetaが何らかの対策は進めている可能性は高い。また、TransmetaがまだJEDECとの強い結びつきを維持しているのなら、当然そうしてくるだろう。

　実際、モバイルでDDR IIを、という話は急浮上している。Micron Technologyや台湾Mosel-VitelicやアナリストのBert McComas氏(InQuest Research)は、10月に台北で開催されたVIAの開発者向けカンファレンス「VIA Technology Forum(VTF)」で、DDR IIは低消費電力の特徴を活かせるモバイルが先行する可能性があると言っていた。彼らがそういう発言をすることは、DRAMコントローラ側のメドがあることを示唆している。

●プロセス技術ではIntelに遅れる

　TransmetaはASTROを現行のTM5800と同様に、台湾ファウンダリのTSMCに製造委託する。製造は、0.13μmプロセスで行なう。当初Transmetaは、0.13μmではTSMCの歩留まりが悪いために製品が出荷できずに苦しんだという。

[Q] TM5800ではファウンダリであるTSMCの0.13μmプロセスの立ち上がりが悪かったために苦労したようだが。

[Ditzel氏] TSMCとはいい関係を保っている。0.13μmに関しては、いい話と悪い話があった。いい話は、我々がTSMCの0.13μmを使う最初の顧客だったこと。悪い話は、問題を抱えた最初の顧客でもあったことだ。しかし、TSMCとTransmetaは協力してこの問題に取り組み、結果として解決できた。結果としてTSMCとより強い関係を持った。確かに、望んだ通り(のスケジュール)とはいかなかったが、先進技術は思ったより時間がかかることが多い。

[Q] TSMCはもう次の90nmプロセスを立ち上げるようだが。

[Ditzel氏] アナウンスするには時期尚早だが、確かに、当社は、TSMCと共に注意深く90nm技術に取り組んでいる。TSMCを使う最初の会社になる可能性はある。

　TSMCは、同じプロセス世代でも暫時プロセスを発展させているため、同じ0.13μm世代でも性能は上がる。しかし、2003年後半にはIntelは90nm版Baniasである「Dothan(ドタン)」を投入してくる。そのため、ASTROはアーキテクチャで優れても、プロセス技術で劣勢に立たされ、苦しい戦いを強いられる可能性がある。

　ただし、Transmeta全体の雰囲気は、ここへ来てやや明るい。Crusoeは、日本では最初から大手メーカーの採用が相次ぎ、スタートが華々しかっただけに、今は低調の感がある。しかし、米国では、日本のようなCrusoeサブノートブームがなかったために、Tablet PCなどでここへ来てようやく脚光を浴び始めた格好だ。日本とは、ちょうどムードは逆になっている。

Crusoe 推定ロードマップ(再掲)

□バックナンバー

(2002年12月4日)

[Reported by 後藤 弘茂]