●低コスト化にアドバンテージがあるOn-Die Termination

Advanced Memory International デジー・ローデン社長兼CEO

[Q] DDR IIのスペックの最近の変更点で最大のものはOn-Die Terminationの追加だ。このアドバンテージは?

[ローデン氏] On-Die Termination(ODT)を入れるかどうかについては、議論があった。DDR400では不要だと誰もが考えているが、DDR533からは必要だという意見と必要ないという意見に分かれた。

　もっとも、この必要(need)というのは、ちょっと不適切な表現だ。必要よりもいい表現は、有用(useful)だろう。On-Die Terminationの最大の恩恵は、PCのマザーボードのコストの低減を可能にすることだからだ。

　現在のDDRシステムで、マザーボード上にあるTerminationレジスタは、On-Die Terminationで置き換えられる。レジスタをボード上からデバイス上に移すわけで、基本的に新しいレベルの統合となる。これまでも進めてきた統合化を、さらに一歩進めるという話だ。

[Q] On-Die Terminationの追加は昨年の秋に決まったと聞いた。

[ローデン氏] 昨年の9月頃だったと思う。その時点で、我々は、On-Die Terminationをスペックに加えることを“試みよう”と決めた。問題は、これまでDRAMにインプリメントしたことがなかったものを搭載することだった。そのため、この機能を今加えるのがいいのか、まだ先に延ばした方がいいのか、我々はあまり確信を持てなかった。具体的に言えば、DDR400(DDR II)で入れるのか、DDR800(DDR III)まで待つかが問題になった。

　そこで、我々は、ユーザーがこの機能をオンするかオフするかを決めることができるように規格化することに決めた。それなら、もし万が一、この機能がうまく働かなかったとしても、機能をオフして製品をシフトさせることができる。

　DRAMの設計には長い時間がかかる。そうすると、何かの機能がうまく働かなかった場合、設計をし直すのに時間がかかってしまう。だから、我々は新フィーチャを加える時は、ユーザーにとって非常にリスクが少ないように努める。使うか使わないかをユーザーが決められるように作ることで、そのフィーチャが受け入れられなかったり、機能しなかった場合のトラブルを避ける。

　しかし、オンオフできるスペックにするための議論に時間がかかってしまった。9月から1月まで、我々はこの問題について非常にハードに働いた。

[Q] On-Die Terminationは元々ADTのフィーチャでADTから提案されたと聞いたが。

[ローデン氏] On-Die Terminationは、JEDECでもかなり以前から入れるか入れないかを議論してきた。この業界では、常に新フィーチャについて、それは自分のアイデアだと言いたがる人々がいる。最近もそういう報道があったのだが、現実は違う。そうした誤解は解いてもらっている。

[Q] それは、EBNのジャック・ロバートソン氏の記事のことか。＊注

[ローデン氏] そうだ(笑)。私が最初にOn-Die Terminationについて議論したのは……、あれは確か'89年頃だった。しかし、その時は必要ないだろうという結論になった。常に問題となるのは、DRAMテクノロジは非常にローコストでないとならないという制約だ。そのため、我々はこなれたテクノロジを注意深く選ぶ。もし、希少なテクノロジを選んだら、製品が高価になってしまい、誰も買わないだろう。だから、On-Die Terminationについても、多くの議論を長年重ねてきた。機能の詳細やインプリメントの方法などについても詰めてきた。

＊注：「Closer Look: Sorting out the DDR food fight」(EBN,1/16/02)
http://www.ebnews.com/story/OEG20020116S0048

●On-Die Terminationの規格化は基本的には終了

[Q] On-Die Terminationのインプリメントは技術的に難しいと聞いた。

[ローデン氏] そうだ。我々が、On-Die Terminationを延期していた理由のひとつはそれだ。レジスタはDRAMとでは、プロセステクノロジがかなり異なるから、レジスタをDRAMテクノロジに載せるのは難しい。しかし、我々は、何年もプロセスを改良し続けてきた。多くの人々は、今なら統合しても多分大丈夫だと考えている。エンジニアリング上の問題については、完全ではないが、もう十分だと判断した。

[Q] On-Die Terminationの規格化はどんな段階にあるのか。

[ローデン氏] 1月23日に行われたJEDECミーティングで終えた。多分、レビューはもう一回必要となるが、仕様自体は完了している。基本的に、もうこれ以上議論はないと思う。

　実際には、すでに何社かはデバイスの設計に入っている。それは、我々が12月に仕様策定を実質的に完了しているからだ。それから、レビューと投票(ballot)のプロセスに入って、このミーティングで承認した。つまり、承認の前にすでに1カ月間、設計のための時間があったわけだ。

　あと残っているのは、Setup/Hold Timingなどのフレームワーク。これを規格化したら、デバイスとシステムを作り、実際に調整する必要がある。

　それからDriver Calibrationも残っている。Driver Calibrationのスペックについては、1月23日に詳細を話し合った。しかし、ballotはまだ終了していない。じつは、Driver Calibrationは、On-Die Terminationの前に規格に含めることが決定されたのだが、我々はOn-Die Terminationを先にフィニッシュすることにした。その方が、開発上都合がいいからだ。

　Driver Calibrationについては、私は、もうデバイス側の仕様はOKだと考えている。1/23に話し合ったのは、コントローラ側がどうデバイスを使うかの部分。Driver Calibrationでは、ユーザーとサプライヤの間で意見が衝突している部分がいくつかあって、我々はそれを調整している。DRAMベンダーがデバイスを設計するのを容易にするだけでなく、コントローラ側の設計も容易にする必要がある。

　これらの規格化が終わると、誰でも次世代のダイ(半導体本体)を設計できるようになるだろう。

[Q] 一部のDRAMベンダーは、On-Die Terminationを搭載する前のスペックのデバイスをすでに開発しており、今年中盤までに出す予定だ。

[ローデン氏] その通りだ。最初の製品はOn-Die Terminationを搭載していない。理由は、DDR400では必要がないからだ。だが、そうしたデバイスも互換には変わりない。我々は、それも規格化したからだ。

●DDR IIは第2世代ダイの開発が進行中

[Q] On-Die Terminationなど最終仕様に準拠したDDR400/533はいつ頃出てくるのか。

[ローデン氏] かなり早期に出てくる。量産化の前に、ある程度経験を積む必要があるからだ。

　最初のデバイスにOn-Die Terminationはないと言ったが、正確に言うと、既存のデバイスにも、じつはOn-Die Terminationを搭載しているものがある。それは、実際にスペックを作るには、試作して様々な側面からテストをしてみる必要があるので、試験的に入れているのだ。つまり、ある意味ではすでに可能なのだが、フォーマットが(JEDEC標準と)異なる。仕様に合わせるには、いくつかの変更を加える必要がある。だから、彼らは今の自分たちのダイには、On-Die Terminationが入っていないと言っているのだ。

　そうすると、もっともよい答えは、(スペック通りに)使えるのはいつかということになる。少なくとも、今年第1四半期中は、まだこの機能はラボの中でのテスト段階だろう。確実に使えるようになる時期は、はっきりとは言えないが、今年後半なら間違いがないだろう。

[Q] そうすると、最初はOn-Die Terminationが使えない第1世代チップが登場し、次にOn-Die Terminationを載せた第2世代チップが今年後半以降に出てくると考えていいのか。

[ローデン氏] 第2世代のチップデザインではなく第2世代のダイリビジョンだ。第1世代ダイは基本的に設計は終わっていて、DRAMベンダーは、今、第2世代ダイの設計に懸命に取り組んでいる。実際には、第1世代はプロトタイプに過ぎない、第2世代もまだプロトタイプだろう。おそらく、量産までに、3～4世代のダイがある。もっとも、これは典型的なDRAMスケジュールだ。今回が特別多いわけではない。

[Q] DDR400/533スペックが6月にファイナルと言っているのはどういう意味か。

[ローデン氏] 6～7月の前にあらゆるスペックをきちんと決定しないとならないということだ。これから先は、さらに次のレベルのフィーチャーセット、つまりコネクタとモジュールの定義へと移る。また、クロックドライバとかコントローラ側の詳細なスペックも非常に重要だ。こうした作業を並列にやっていかないとならない。そうしないと、DDR400/533に対応したシステムを開発できない。

●Unbuffered DIMMについては業界に異なる見方が

[Q] DDR400/533では電源電圧(Vdd)が2.5Vのデバイスも最初に出てくるのか。

[ローデン氏] 業界は1.8Vだけにフォーカスしている。1.8Vがカスタマが望むデバイスだ。早期のプロトタイプデバイスは2.5Vコアなのは確かだ。だが、このデバイスは早期の評価のためのもので量産デバイスではない。また、2.5Vコアの場合も、I/O電圧は1.8Vだ。そして、量産時になったら、すべて1.8Vになっているはずだ。

　そうなる理由は、現在設計されているダイは、幅広いプロセス世代にまたがっているためだ。プロセスによっては電源電圧を下げられない場合がある。しかし、プロセスがシュリンクすると、電圧も下げられるようになる。同じことはSDRAMとDDRでもあった。例えば、DDRでは、最初の世代のデバイスは3.3Vコアだった。しかし、その時も2.5V I/Oだった。

　ただし、大きなサーバー会社(＊注)のなかには、2.5Vコアのデバイスで評価を始める会社もあるだろう。彼らの開発サイクルは非常に長く、おそらく2年かかる。だから、彼らは、先行して非常に早期にプロトタイプシステムを作りたがる。そうなると、初期サンプルではデュアルボルテージデバイスもOKだと言うだろう。

＊注：DDR IIをカスタマ側で引っ張っているのはIntelとIBM

(2002年2月21日)

[Reported by 後藤 弘茂]