産総研、チップの偽造を防ぐIC指紋技術の精度を3倍に

「多結晶シリコンFinFET」を用いたIC指紋技術

　国立研究開発法人産業技術総合研究所(産総研)は7日、半導体チップの偽造を防ぐための“ICの指紋”付加を、低コストかつ高い信頼性でコンパクトに実現可能とする回路技術を開発したと発表した。

　ICの指紋技術はICチップの製造段階で自然に発生するばらつきを利用し、チップに固有の番号持たせるというもの。チップ製作直後にこの固有番号を秘密鍵として安全な場所に保存して認証に用いれば、不正なリサイクルチップやICチップの偽造を防げ、事故や不正アクセスを防止できる。

　多結晶シリコン素子を用いたICの指紋技術は2001年に初めて提唱されたが、通常型トランジスタとは異なる薄膜トランジスタ構造であったため、製造工程が複雑で、工程の不安定性に動作が影響される回路構成だった。

　今回の技術では、工程の初期段階でICの固有番号基板の一部に多結晶シリコン薄膜を堆積させた後、標準的なFinFET素子と同じ製造工程で同時形成する。このため製造工程が短縮でき、低コスト化が可能。通常型FinFET回路で128bitの固有番号を同等の安定性で発生させる場合と比較して、15,000トランジスタ分の回路が省略でき、22nm製造プロセス換算で約1,100μ平方mの面積縮小を実現できる。

　固有番号の発生は多結晶シリコンFinFETで構成されたSRAM回路によって発生する。1bitのSRAM回路に記録されており、初期値が「0」か「1」かは素子のばらつきで決定され、起動毎に同じ値を示す。SRAM回路は通常複数実装され、これによって固有番号を生成する。SRAM回路を増やせば同じ固有番号を持つ確率が下がるため、チップの偽造や複製が困難になる。

通常型との誤りビット発生数の違い

　特許庁の調査報告によれば、2013年度の日本国内企業の模造品・模倣品の被害額は1,100億円以上に上っており、その内の10%が電子・電気機器になる。また、2014年度の報告では、被害額が10億円以上の案件では、電子・電気機器の被害件数は第2位に当たるとしている。

　産総研は今後、製造工程の後工程で認証用回路のトランジスタを挿入するデバイスレベル3次元構造への適用を検討していくとのことで、トランジスタ製造を外注した際に起きる固有番号の第三者への漏洩の危険性を低減できるという。これにより、急速な普及が予測されるIoT機器などにおいて、成りすまし防止技術への利用が期待できるとする。

IC指紋技術の比較

　本研究は、産総研ナノエレクトロニクス研究部門により開発が行なわれている。