米Intelは、例年6~7月頃に研究開発部門であるIntel Labsが研究している内容を、報道関係者やOEMメーカー関係者などに公開するイベント「Research@Intel」を開催している。今年も6月7日(現地時間)に、カリフォルニア州マウンテンビュー市にあるコンピュータ歴史博物館(Computer History Museum)において同イベントを開催した。
この場で同社は、米国の大学との共同研究の拠点となる「Intel Science and Technology Center」(ISTC)を、カリフォルニア州立バークレー大学と共同で開設したことを発表したほか、Intel Labsの主要研究テーマなどについて紹介。展示会場では、将来のプロセッサ向けの技術などが公開された。
会場となったカリフォルニア州マウンテンビュー市のコンピューター歴史博物館 |
●大学と研究所を設立することで、セキュリティの向上を目指す
冒頭に講演を行なったIntel CTO(Chief Technology Officer、最高技術責任者)のジャスティン・ラトナー氏は、「Research@Intelは今回で9回目になる。このイベントではIntelがどこへ向かおうとしているのかを感じてもらえると思う」と挨拶。また、「弊社の研究開発部門は、それぞれが世界レベルの研究を行なっている。それだけでなく、外部の大学やオープンソースコミュニティなどとも積極的に協力して研究の質を高めている」と説明した。
そうした協力をさらに推し進めるための拠点として、Intel Science and Technology Centerを、カリフォルニア州立バークレー大学と協力して設立し、大学の研究室などとの協力体制を一層深めていく。同社はISTCに1,500万ドルの初期投資のほか、今後の5年間で1億ドルを投じていくという。
Intelとバークレー大学だけでなく、他大学も含めた研究者を1つのチームにしてさまざまな研究を行なっていく。特にコンピューターのセキュリティの問題は、ソニーの顧客情報流出が記憶に新しいが、業界にとっても大きな課題で、技術革新を目指していくという。
このほか、ラトナー氏は、Intel Labsの研究から実際の製品になった直近の例としては、「Thunderbolt」(開発コードネーム:LightPeak)を紹介した。
●Sandy Bridge内蔵GPUで暗号化を処理
ラトナー氏による30分程度の講演の後、Computer History Museumの2階に特設された会場において、Intel Labsの研究成果が公開された。公開されたのは35の研究成果で、PCやデジタルデバイスといったコンシューマに関係する分野から、クラウドコンピューティングのサーバー関連のものなどエンタープライズ向けのソリューションまで多岐に渡っている。本レポートではその中から、将来的な可能性も含めてコンシューマに関係ありそうなトピックを取り上げていきたい。
セキュリティに関するゾーンで公開されていたのは「Unleashing the Potential of Intel Processor Graphics」と呼ばれる展示で、暗号化やその解読の作業を、第2世代Coreプロセッサ(Sandy Bridge)のx86プロセッサコアだけでなく、内蔵GPUを利用して行なっていた。
よく知られているようにSandy Bridgeでは、プロセッサダイにx86プロセッサコアとGPUが統合されている。現在のGPUは、内部に多くの演算エンジンを持っているだけでなく、ベクター演算など汎用の演算にも使うことができる。いわゆるGPUコンピューティングという使い方で、NVIDIAはCUDAという方式で他社に先駆けてこうした仕組みを導入した。他方、AMDやIntelは、OpenCLという業界標準方式への対応を表明し、AMDはすでに自社製品でのサポートを開始している。
現時点では、IntelのSandy Bridgeの内蔵GPUはそうしたGPUコンピューティングには対応しておらず、CPUとGPUの両方を利用して演算することはできない。しかし、IntelはIvy Bridge世代でOpenCLをサポートする見通し(Intelがこの点を公式に認めているわけではない)で、今回のデモではそれに先駆けて現行製品で特別にその仕組み(つまりOpenCL)を実装してデモしているのだ。
OpenCLでCPUとGPUの両方を利用して暗号化と解読を行なうことで、内蔵GPUを使わない場合に比べてRSA 1024で75%、AES-CGM-128で12倍、TLS 1.2で8.5倍の性能向上が得られることがデモされていた。
あくまで今回は研究中の技術デモであって、すぐに製品に実装されるわけではないとのことだったが、すでに業界筋の情報でOpenCLがIvy Bridgeに実装されることが明らかになっていることを考えると、近い時期の製品化に期待がかかる。
●消費電力あたりの性能を大幅に高める電圧スケーリング技術
もう1つ気になるデモとしては、しきい値近くまでマイクロプロセッサの電圧を下げることにより、消費電力を削減する技術に関する展示「A 550GOPS/W Near-Threshold Voltage Register File」だ。
プロセッサの消費電力を決めるパラメータは多数ある。大きなモノで言えば、ダイサイズ(トランジスタ数)、クロック周波数、そしてプロセッサのコア電圧だ。特に電圧は2乗で消費電力に影響を及ぼすので、消費電力を減らすには電圧を削減することが大きな効果を及ぼすことがよく知られている。しかし、半導体の特性で、電圧が高いほどクロック周波数を上げることができるので、闇雲に下げることはできない。
ただ、プロセッサは常にフルパワーで動いているわけではない。OSが動いている状態であっても、CPUに負荷がほとんどかかっていない時間は少なくない(というかその状態の方が多い)。そこで、そうした状態の時に、クロック周波数を落とすと、電圧を下げることができ、トータルの消費電力を下げられる。
これが以前IntelがSpeedStep Technologyと呼んでいた技術の原理なのだが、従来のCPUでは電圧の下げ幅に限界があった。その限界を規定していているのは、プロセッサ内部に用意されているレジスタファイルと呼ばれるもの。そのレジスタファイルに改良を加えることで、より低い電圧で動作することができるようにしたのが、今回公開されたデモだ。
説明員によれば、今回試作した32nmプロセスルールのレジスタファイルでは、電圧をしきい値近くとなる340mVまで下げることが可能になったという。これにより、いわゆるアクティブパワーと呼ばれる、プロセッサがスタンバイ状態ではなく通常稼働している状態の消費電力を大幅に下げることに成功したのだという。試作したレジスタファイルは最高周波数8.3GHzだが消費電力はわずか83mWで、電力効率は550GOps/W(1Wあたり550Gのリードライトが実行可能)と、業界のこれまでの報告例より圧倒的に優れていると説明している。
展示員によればこの技術は、回路技術であるので、どの世代のプロセスルールにも実装が可能だということで、今後登場する22nm、14nmといった将来のプロセスルールや、それ以前のプロセスルールにも論理的には実装可能ということだった。現時点では研究開発の段階であり、すぐに製品に実装されるというわけではないが、製品グループと密接にやりとりをしているとのことだったので、将来的にこの技術がIntelのプロセッサに採用される可能性は十分にありそうだ。
●来るべきメニーコア時代へ備えるソフトウェア開発とA-ADAPT
Intelに限らず、半導体メーカー各社はメニーコアと呼ばれる、多数のプロセッサコアを実装した製品の研究開発を続けている。一口にメニーコアといっても、Intelが開発しているものにはには2つの系統がある。1つは製品化が断念されたLarrabee(ララビー)の流れを汲むKights(ナイツ)シリーズで、現在はPCI Expressカードとして大学などの研究機関に提供されて、ソフトウェア開発の研究開発が行なわれている。
もう1つが、前回のResearch@Intelでも展示され、サーバー向けに開発が続けられているメニーコア。今回はPentiumクラスのコアを48個実装したものが試作され、1つのプロセッサ上で複数のサーバーOSを走らせていた。
同プロセッサは24のタイルから構成されており、1つのタイルの中に2つのプロセッサコアとL2キャッシュが内蔵されている構造になっている。例えば、現在クラウドコンピューティングのバックエンドで動いているサーバーは、ブレードサーバーなどになっており、それぞれに低消費電力なプロセッサが搭載される構成になっている。そうした複数のブレードサーバーをメニーコアプロセッサにより1つのシステムに置き換えてしまおうというのが、このプロジェクトの主眼。
しかし、製品化にはいくつか解決すべき課題があるという。例えば、I/Oのピークをどのように分散するかはその一例。すべてのプロセッサで同時に演算を行なえば膨大なデータが発生するため、I/Oがボトルネックになってしまい性能が発揮できない。そこで、I/Oの負荷分散をプログラムにより回避することができるかなどを、大学と協力して研究しているのだという。
メニーコア関連ではこの他にもV-ADAPT(Variation Aware Dynamic Adaptation)と呼ばれるデモも公開された。この試作プロセッサは、48個のPentiumクラスのコアが1つのダイに搭載されているが、48個もコアがあれば、高い周波数で動きやすいコアもあれば、漏れ電流が小さいものなど、特性が異なるコアが1つのダイ上に存在することになる。
そこで、逆にこうした特性の違いを生かして、処理能力が必要な場合には、同じ熱設計の範囲内で高いクロックで動くコアにタスクを割り当てたり、OSの動作だけを維持すればいいときには漏れ電流が少ないコアに割り当てたりすることをプロセッサ自身が動的に行なうのだ。これにより、高い性能を実現しながら、消費電力を抑えることが可能になるという。
45nmプロセスルールで製造された48個のPentiumクラスのコアを内蔵したメニーコアプロセッサの試作品。ヒートスプレッダまでついていて、とても試作品とは思えない出来だった | マザーボード。メモリソケットは8つ用意されており、クアッドチャネルで動作している | その構造 |
大学と協力してメニーコアに最適されたソフトウェアの開発を研究中 | V-ADAPTでは、プロセッサコアの特性の違いを動的に調整する |
●現在の技術で実現可能なエコセンスビルディング
東日本大震災以前の日本では、スマートグリッドのような電力をより効率よく利用する既存技術はあまり注目されていなかった。というのも、原子力発電の比率が高かったため、大きな電力を他国に比べ比較的容易に、かつ少ないCO2排出量で供給することができていたからだ。ところが、東日本大震災とそれに続く福島第一原発の事故により、状況は大きく変化した。
以前からIntel Labsが提案してきた「Eco-Sense Building」も、スマートグリッド技術の1つで、全PCに電力計と温度センサーを取り付けデータを記録し、サーバーでビル全体のログを集中管理する。クライアント用ユーティリティを利用して自分のPCが、目標に比べてどの程度省電力に貢献しているのかなどを確認することができる。また、スマートフォンなどで確認できるツールも用意するという。
担当者によれば、すでにツールなどは完成しており、いつでも実戦投入可能だという。Intel Labsでも、こうした技術が今夏の日本には必要とされていることは理解しており、実際に担当者は先週日本に出張して、Intel日本法人とその可能性についての話し合いをしたということだ。
このほかユニークだったのは、「Renewable Data Communication」という展示だ。展示されていたのはソーラーパネルがついているWi-Fiのアクセスポイント。このアクセスポイントは、直接はインターネットにつながってはいない(つなげることも可能)。クライアントは、このアクセスポイントの中にキャッシュされたインターネットのデータにアクセスする。クライアントからメールなどを送ることも可能だが、その場合もアクセスポイント内のストレージにキャッシュされる。
そして、アクセスポイントに溜まったキャッシュは、定期的に飛んでくるヘリコプターに搭載されたシステムによって更新され、外部へ発信するデータは、その後リアルタイムでインターネット接続が可能な場所へと運ばれ、送信されることになる。
このソリューションは、電力供給が十分ではないアフリカや東南アジアなどの発展途上国向けに考えられたソリューションだが、今回の大震災のように、携帯電話の通信網が被害を受けた日本でも使えそうだ。各自の端末さえ生きていれば、仮設アクセスポイントが基地局が復活するまでのつなぎとなり、安否確認にも役立てることができる。今後災害への備えとしてこうしたソリューションを検討してみる価値はありそうだ。
●Smart Carや32nmプロセスルールの無線チップ
この他にも、スマートフォンを利用して自動車の様子を確認することができる「Smart Car」や、本来はアナログ回路である無線部分をデジタル化し、32nmプロセスルールで製造した「32nm RF Transceiver」などユニークな展示があったので、以下写真とキャプションで紹介していきたい。
(2011年 6月 9日)
[Reported by 笠原 一輝]