VLSI 2010のトピックスの1つに、モバイル機器用の大規模プロセッサ技術がある。スマートフォンやネットブック、デジタルカメラなどのモバイル機器は、無線(RF)通信機能、カメラ機能、高速インターフェイス、アクチュエータ駆動といった機能を備えており、これらの機能を実現するアナログ回路やパワー回路、RF回路を内蔵する。

　かつてはCMOSロジックのかたまりであるプロセッサと、上記のアナログ/パワー/RFといった機能は別のシリコンダイ(シリコンチップ)で実現するのが普通だった。それはまず第一に、当時の微細加工技術では高性能プロセッサを集積することでシリコンダイの大部分を占有してしまい、それ以外の機能を大規模に載せることがシリコンのレイアウト上、簡単ではなかったからだ。次に、CMOSロジックのプロセス技術とアナログ/パワー/RFのプロセス技術には違いがあり、単純に両者を同じシリコンダイに載せようとすると、製造コストが上昇してしまうという問題があった。

　ところが最近では微細加工技術が進んだことで、シリコンダイにはCMOSロジック以外の大規模な回路を搭載する余裕が生まれている。そこでアナログ/パワー/RFのプロセス技術をCMOSロジックにそのまま加えるのではなく、アナログ/RF/パワーの混載を前提としたSoC(system on a chip)用のプロセス技術とデバイス技術を開発することで、製造コストの上昇を抑えたシリコンダイが開発されるようになってきた。

　VLSI 2010では、こういった動きを反映したモバイル用大規模プロセッサ(SoC)技術が発表されたので、ご紹介したい。1件はIntelの発表、もう1件はTexas Instrumentsの発表である。

　Intelが発表したのは、32nmの最先端技術による低消費電力RF SoC技術である(VLSI Technology、P.VanDerVoomほか、講演番号13.2)。講演では最初に、スマートフォンの無線通信回路が従来は化合物半導体のフロントエンド・チップ、バイポーラCMOSのRFチップ、CMOSのベースバンド・チップに分かれていたと説明した。そして開発した32nmの低消費電力RF SoC技術により、これらの3チップをワンチップのシリコンダイにまとめるとの意欲的な狙いを提示していた。

　32nmのSoC技術そのものは、Intelがこれまでに何度か明らかにしてきた。2009年9月の開発者イベントIDF(サンフランシスコ)や2009年12月の国際会議IEDMなどである。前世代である45nmのSoC技術はCPU用CMOSロジックの改訂版に過ぎなかったのに対し、32nm SoC技術はCPU用CMOSロジックを拡張する形で本格的に開発したSoC用プロセス技術なのが、大きな違いだ。

CPU用プロセスとSoC用プロセスの開発ロードマップ。2009年9月のIDFにおける発表資料から	32nmのSoCで用意されるプロセス技術の例。アナログ、RF、受動素子などがある。2009年9月のIDFにおける発表資料から	32nm技術のCPUやSoCなどで用意されるパッケージの例。横置きタイプのマルチチップパッケージや積層タイプのマルチチップパッケージなどがある。2009年9月のIDFにおける発表資料から

　今回発表したRF SoC技術は32nmのSoC技術をさらに拡張したもので、プロセスの一部をRF回路用に変更あるいは拡張している。例えばウェハはSoCがエピタキシャル・ウェハであるのに対し、RF SoCでは高抵抗ウェハに変更された。

　トランジスタ技術では、ロジック用、低消費電力用、I/O用の3種類のトランジスタを用意した。ロジック用トランジスタは厳密には2種類あり、ハイスピード(HP)タイプと標準スピード(SP)タイプがある。それから低消費電力回路用トランジスタ(LPタイプ)、高耐圧I/Oトランジスタ(1.8V/2.5V/3.3V入出力用)となっている。なおHPタイプとSPタイプ、LPタイプには高誘電率膜/金属ゲート(High-k/Metal gate)技術が使われる。

SoC用プロセス技術とRF SoCプロセス技術の概要	RF SoCプロセスのトランジスタ技術

　RF回路では目的に応じて、HPタイプとSPタイプ、LPタイプを使い分ける。講演では、それぞれのトランジスタの高周波性能が公表された。HPタイプだと、ゲート長が30nmのnMOS FETのトランジション周波数(fT)は410GHz、最大動作周波数(fMAX)は325GHzときわめて高い高周波性能を誇る。LPタイプだと、ゲート長が46nmのnMOS FETのfTが218GHz、fMAXが211GHz、pMOS FETのfTが190GHz、fMAXが187GHzとこれもかなり高い。LPタイプはチャンネル長当たりのリーク電流が30pA/μmときわめて低いだけに、無線機能を備えたモバイル機器向けSoCには有用なトランジスタ技術であることが分かる。

　このほか講演では、無線用パワーアンプ、無線用低雑音アンプ、受動部品(インダクタンス、バラクタ、抵抗器)が実用的な性能を達成していることが示されていた。

　Texas Instruments(TI)は、マイクロプロセッサ用と同様の標準的なCMOSロジックプロセスで、アナログ回路や高耐圧回路を内蔵させるSoC技術を発表した(VLSI Technology、K.Benaissaほか、講演番号21.2)。45nm世代～22nm世代のSoCに適用することを狙った技術である。

　最先端のCMOSロジックを載せたSoCにアナログ回路を内蔵させる場合に普通は、製造用のマスクが3枚程度増加する。高耐圧回路を内蔵させる場合も、製造用マスクが3枚程度増える。25枚～30枚前後の製造用マスクを使うSoCプロセスでは、合計で5～6枚のマスクを増やすことは製造工程数が2割くらい増えることを意味する。この増加コストは、無視できないことが少なくない。

　講演では、CMOSロジックのプロセス工程でアナログ/高耐圧回路にとって問題となるのは「Halo(ハロ)ドーピング」と呼ばれる工程だと指摘した。ハロドーピングとはシリコンにイオンを打ち込む技術の1つで、この記事を映し出しているディスプレイ・モニターをシリコンダイに見立てて横方向をX軸、縦方向をY軸、モニターに垂直な方向をZ軸とすると、モニターに対してZ軸からX軸方向にわずかに傾けて(Y軸に対しては直角を保ちながら)イオンを打ち込む。こうするとゲート電極(Y軸方向に配置)の下側のシリコンに回る込むようにイオンが埋め込まれ、短チャンネル効果(ゲート長が短くなるにつれてMOS FETのしきい電圧が急激に下がる効果)が緩和される。

　しかしハロドーピングにはトランジスタのアナログ性能を劣化させるという問題がある。アナログ回路用トランジスタや高耐圧トランジスタで性能を維持するためには、マスクを増やさなければならない。

　そこでTIは、アナログ回路と高耐圧回路のMOS FETではゲート電極をX軸方向にレイアウトすることを考えた。こうするとハロドーピングを実施しても、ゲート電極の下にはイオンがほとんど打ち込まれない。したがってアナログ性能が劣化しない。

　この方法の欠点としては、ゲート長をあまり短くできないことがある。CMOSロジックのゲート長の約2～3倍になる。45nmプロセスだと、ゲート長は最短でも100nm～120nmになる計算だ。それでもゲート長が120nm(電源電圧1.8V)のときに60GHzを超えるfTを得ているので、ミリ波回路には難しいものの、2GHzくらいの高周波回路には使えそうである。またゲート長が短くないことは高耐圧トランジスタでは問題にならない(耐圧を確保するには本来、一定のゲート長が必要となるため)。単純だが、利点の大きな工夫だと言える。

CMOSロジック用MOSトランジスタ(左)とアナログ用MOSトランジスタ(右)のレイアウト。アナログ用MOSトランジスタではゲート電極の方向を90度回転させ、ハロドーピングの影響を最小限に止めた	アナログ特性の代表である1/f雑音の特性。Vertical gateがCMOSロジック用トランジスタの雑音、Horizontal gateがアナログ用トランジスタの雑音	アナログ用トランジスタのドレイン電流とトランジション周波数fT

　大規模なSoCではシリコンダイの面積に占めるロジック領域の割合が減少し、アナログとパワー、RFの領域の割合、それからメモリ領域の割合が増加していく傾向にある。TIは講演で、22nm世代のSoCではロジック領域の割合は半分を切るようになるとの予測を示していた。

　TIはアナログやパワー、RFなどの半導体分野ではトップクラスの売り上げを誇る半導体ベンダーなので、CMOSアナログやRF CMOSなどの技術を持たない半導体ベンダーに比べると、SoC開発では有利な位置に付けている。そのTIが標準的なCMOSロジックで製造できる低コストのアナログ内蔵SoC技術を開発し、公表してきたことはちょっとした衝撃だった。

　それはアナログやパワー、RFなどの半導体技術を持っているだけでは、SoCビジネスで利潤を上げづらいとTIが認識していることを意味するからだ。例えばIntelのように他社に先行する要素技術、すなわち32nmの最先端微細加工技術と、高誘電率膜/金属ゲートという優れたトランジスタ技術を持っていれば、製造マスクの枚数がいくらか増えても、高い付加価値のSoCを開発できる。しかしTIにとって微細加工技術で他社に先行することは難しい。何らかの工夫が必要であり、その答えの1つが今回の発表なのだろう。

　もし半導体ベンダーのトップが「わが社には、ロジックもメモリもアナログもRFもパワーもあります。この総合力がわが社のSoCビジネスの強みです」と説明しているとしたら。その会社のSoCビジネスが利益を生み出しているとは、安易に考えない方が良さそうだ。