エルピーダメモリ株式会社は29日、30nmプロセスの2Gbit DDR3 SDRAMを開発したと発表した。サンプル出荷と量産は2010年12月を予定している。

　30nmレベルの微細加工技術を用いることで、世界最小レベルの面積を実現。ウェハあたりのチップ取得数は40nm品と比較して45%増加し、コスト競争力を高めた。

　性能面では、高速な1,866MHz駆動や、1.35Vの低電圧で1,600MHz駆動に対応。また、世界最少レベルの消費電流を実現し、40nm品と比較して約15%、待機時で10%削減した。

　同社は今後、30nmプロセス技術をモバイルDRAMにも適用し、TSV(Si貫通電極)を用いた携帯電話やデジタルカメラ、PC用DRAMなどの1チップメモリソリューションへの展開も図る。