iPhone 5が、Appleの新モバイルSoC(System on a Chip)「Apple A6」を載せて登場する。A6はiPhone 4Sの「A5」より製造プロセスが微細化し、プロセス技術が進歩(High-K/メタルゲート:HKMG)し、CPUコアアーキテクチャが一新され、平均消費電力が低減する一方でピークパフォーマンスが一段と向上すると予想される。その一方で、メモリ帯域を引き上げることは難しい。これが何を意味するのか。

　まず、微細化により、チップのダイサイズは再び100平方mmを切るラインとなり、製造コストは抑えられる。AppleのAシリーズSoCは、A4からA5XまでSamsungの45nmプロセスでひたすらダイを肥大化させてきたが、32nmと見られるA6で再び穏当なダイサイズに戻る。微細化によりトランジスタ予算が増えたことで、CPUマイクロアーキテクチャの革新も可能になった。旧P.A. SemiのCPUアーキテクチャチームが手がけたと見られるCPUにより、特にシングルスレッド性能が向上すると見られる。

　そのため、ソフトウェア的には、Webアプリケーションの実行性能が大幅にブーストされることが予想される。A6のiPhone 5の登場により、モバイルSoCの性能競争は、さらに激化し、今度はCPUコア数の競争から、シングルスレッド性能の競争のフェイズに入るだろう。しかし、ピークの電力密度は上がると予想されるため、今後はアーキテクチャ上の工夫が必要になって来る。

　iPhone 5のA6について、Appleが公式に明らかにしたのは、A5(iPhone 4S)の2倍のCPU性能とGPU性能でありながら、22%チップが小さいこと。また、拡張したARMv7s命令セットをサポートすることも明らかになっている。さらに薄く軽いiPhone 5のスペックから、平均の消費電力は低減されたと見られる。プロセス技術は公表されていないが、現時点でAppleのボリュームをまかなえるのはSamsungの32nmだと推測される。メモリも公表はされていないが、LPDDR3やWide I/Oは量産に間に合わないので、必然的にLPDDR2のままとなる(LPDDR2のトップ転送レートは800Mtpsから1,066Mtpsに向上している)。

　AppleのiPhone 4Sに乗っていたバージョンのA5は、Samsungの45nm LPプロセスで製造されていた。Cortex-A9デュアルCPUコアに、SGX 543MP2デュアルGPUコア、LPDDR2 2x32(64-bit)インターフェイスを乗せた。ダイサイズは122平方mmと、モバイルSoCとしてはかなり大きなチップだった。

　それに対して、iPhone 5のA6は、CPUコアは同じデュアル構成だが、CPUコア自体がアーキテクチャ的に一新された。Appleは長いこと(約4年)自社でCPUコアを設計して来たが、それがようやく日の目を見たと予想される。GPUコアはPowerVR 54x世代で、こちらもA5から増強されたはずだ。メモリは2x32のインターフェイス構成だとすれば、4G-bit DRAMチップを2個の構成だと推測される。

モバイルSoCのダイサイズ推移 PDF版はこちら

　Appleはチップの製造を委託するファウンドリとして、従来のSamsung以外に、TSMCを検討したと伝えられる。そのため、TSMCの28nmプロセスである可能性も残ってはいるが、ダイサイズや出荷時期などを考えると、今回はSamsungの32nmである可能性が高い。

　Samsung 32nmプロセスを使いCPU性能を2倍にしようとする場合に、Appleには3つのCPUコアの選択肢があった。(1)従来のCortex-A9をクアッドコア構成にするか、(2)新しいCortex-A15をデュアルコア構成にするか、(3)ARM命令セット互換のCPUコアを自社開発するという選択だ。どの選択肢も、かなり優れたパフォーマンス/パワーを実現できる。

　まず、Samsungの場合は32nmのプロセス技術自体が、比較的低電力で優れている。同社は、32nmからHKMG技術を採用しており、同リーク電流時にパフォーマンスは1.4倍、同パフォーマンスならリーク電流を最大10分の1に下げることが可能だという。また、Samsungの32nmでのCortex-A9の実装は非常に強力で、CPUコア単位のパワーゲーティングを備える。また、トランジスタのボディ領域にかける電圧を動的に制御して性能を上げたり、リーク電流(Leakage)を抑える「Body Bias(ボディバイアス)」回路設計技術も採用している。

Samsungの32nmプロセス

　Samsungは自社のモバイルSoC「Exynos5」のために、Cortex-A15コアを自社プロセスに載せた。Exynos5もチップは完成しているため、SamsungファブでのCortex-A15はすでに準備完了している。Cortex-A15もCortex-A9と同様の省電力機能を備えると予想される。そのため、Cortex-A15でも、待機時の電力はかなり低く抑えることができると見られる。

SamsungのExynos5

　Cortex-A15は、Cortex-A9の2命令デコードに対して3命令デコードで、アウトオブオーダ実行のウィンドウもより広いため、より多くの命令を並列に実行できる。そのため、シングルコアの性能はCortex-A9より高く、Cortex-A9の性能ターゲットが2.5 DMIPS/MHzであるのに対して、Cortex-A15のそれは3.5 DMIPS/MHzと1.4倍になっている。また、パイプラインも深くなっており、Cortex-A9より高周波数が可能だ。そのため、Cortex-A15のデュアルコアを使ってもCortex-A9デュアルの約2倍の性能が可能となる。

Cortex-A15のアーキテクチャの詳細

Cortex-Aシリーズのアーキテクチャ PDF版はこちら

　しかし、Appleが取った道は、独自設計のARM互換のCPUコアにより、デュアルコアで2倍パフォーマンスを実現する道だったと見られている。その根拠は、Apple独自開発のCPUが、そろそろ登場するフェイズだからだ。

　Appleは、2008年4月にシリコンバレーのパロアルトのCPU設計ベンチャーP.A. Semiの買収を発表した。P.A. Semiは、DECの「Alpha 21064」や「StrongARM」の開発者が設立した企業で、省電力で高いパフォーマンスのCPUの設計を得意としていた。同社は2006年に、Powerアーキテクチャで2GHzのCPUコアで、コア当たりの消費電力がワースト時でも7Wと、当時としては非常にパフォーマンス/電力効率の高い製品「PA6T」を発表して話題をさらった。

PA6Tのフロアプラン

PA6Tの消費電力とSKU

PA6Tのブロックダイアグラム

PA6Tのコアアーキテクチャ

　PA6Tは「PWRficient」とP.A. Semiが呼ぶプロセッサファミリの第1弾に当たる。PA6Tでは、細粒度のクロックゲーティングやコア毎に分離した電圧レギュレータからの電力供給、電力状態を監視する専用コントローラなど、さまざまな省電力テクニックを駆使して、低電力化を図った。同社の技術はさまざまな方面から注目を集めたが、市場で成功する前にAppleに買収されてしまった。

　業界関係者によるとP.A. Semiのアーキテクト陣は、買収後もAppleでCPUの開発を続けてきたという。CPU開発は、フロムスクラッチから始めた場合に製品として世に出るまで4年程度の時間が必要となる。そして、P.A. Semiの買収から数えて今年(2012年)が4年目となる。つまり、P.A. SemiのCPUコアが登場しておかしくない時期だ。

　PA6Tは、低電力ながら、4内部命令(uOPs)ディスパッチで、5実行パイプと2ロード/ストアパイプを持つ、パワフルなコアだった。P.A. SemiがA6のCPUコアを開発したとしたら、今回も極めて電力が低く、なおかつパフォーマンスの高いコアである可能性が高い。Cortex-A15と同様に、デュアルコアでも、Cortex-A9デュアルの2倍の性能レンジを達成できる。

PA6Tのフロントエンド

PA6Tのスケジューラと実行パイプライン

　最近のARMのCPUコアの進化は、いよいよ絶対性能でPCプロセッサのローエンドの域に到達することを示している。Cortex-A15や同クラスと見られるAppleのA6のコアや、QualcommのSnapdragon S4のKraitコアなどだ。そして、スマートフォン中で最大の市場シェアを持つiPhone 5が、このクラスの性能レンジを持つに至ったことで、モバイルCPUのパフォーマンスのボーダーは一気に上がった。

　特に大きいのは、こうした新世代のARM系CPUコアが、シングルスレッド性能を伸ばそうとしていること。A6 CPUコアもデュアルで2倍性能だとしたら、Cortex-A15などと同じ路線であり、シングルスレッド時のパフォーマンスが非常に高いことが推測される。

　シングルスレッド性能は、これまでモバイルアプリケーションプロセッサの弱点だった。そして、シングルスレッド性能の不足は、Webアプリケーションをモバイルで走らせる場合の足かせとなっていた。そのため、Webアプリを積極的に広めてきたGoogleですら、Androidでは別なプログラミングモデル(DalvikとNDK(Native Development Kit))を中核に据えなければならなかった。

　だが、シングルスレッド性能の向上によって、JavaScriptなどを多用したWebアプリもモバイルデバイス上で相対的に快適に走らせることができるようになると予想される。これは、プログラミングモデルにも影響を与える変化だ。PC側で広まってきたスクリプト言語プラスWebブラウザのモデルを、モバイル機器にも広げることができるようになるからだ。つまり、PCでもモバイル機器でも、同じプログラミングモデルで、ある程度似通った性能を期待できるようになる。iPhone 5とA6の登場は、このように、モバイル機器のプログラミングモデルの変革を促す最初の波となるかも知れない。

　AppleがA6に自社開発のCPUコアを採用したとすれば、それは、AppleがモバイルSoCのIPを自分で好きなように設計しようと考えていることを示している。自社のニーズや思想に合ったハードウェアをチップレベルから開発しようという野心だ。Appleは、社内でGPUコアの開発も行なっていると言われている。AMDから、グラフィックス部門のCTOを引き抜くなど、活発な人材集めも行なってきた。AppleがGPUコアを自社開発しているとしたら、その目的は、より汎用コンピューティングに使いやすいコアの開発だろう。OpenCLを通じて、GPUコンピューティングを熱心に推進してきたのはAppleだからだ。

　また、今回の動きは、AppleのSoCが、iPad用とiPhone用で分化して行く可能性を示唆している。AppleはA5Xで、GPUコアを4コアに、メモリインターフェイスをLPDDR2 4x32(128-bit)にした。広い画面をサポートできるだけの、グラフィックスパフォーマンスとメモリ帯域を必要としたからだ。まだA6のメモリ構成はわからないが、DRAMインターフェイスは電力消費が多いため、インターフェイス幅はA5Xより狭めて2x32にした可能性が高い。下はiPadでのA5Xまでの変化を示した図だ。

Apple Axシリーズの移行 PDF版はこちら

　もし、3世代目iPadのA5XがiPad専用で、A6世代でもA6XのようなiPad用拡張版が出るなら、それは、AppleがSoCをiPadとiPhoneそれぞれに向けた2系統に分けたことを意味する。これは、画面解像度やバッテリ容量が大きく異なるため、合理的な判断だ。全体的な流れで言えば、2,048×1,536ドットのiPadに引きずられてタブレット系の解像度が上がるにつれて、iPadやタブレット用のSoCのグラフィックス性能は上がって行くだろう。

　ちなみに、今後、タブレット向けSoCは、メモリインターフェイスと内部GPUコアを強化していくと、内部バスも強化しなければならなくなるだろう。GPUコアとメモリインターフェイスを結ぶバスが、メモリ帯域に見合うだけの太さがなければ、GPUがフル性能を発揮できなくなる。テクスチャフェッチとピクセル打ち込みでメモリ帯域を必要とするため、そのあたりの処理でボトルネックが生じる可能性がある。

　画面について言えば、Appleは今回、従来の3.5型ディスプレイではなく、4型のより細長いディスプレイをiPhone 5に採用した。解像度は1,136×640ドットで、解像度326ppi(Pixel per Inch)で、16:9の縦横比になった。iPhone 4Sまでは、3.5型で960×640ドットだった。ここでポイントは、Appleが片方の短辺の方の解像度は据え置きにしたこと。そのため、従来のアプリも、スケールしなくても画面に短辺はフィットさせて表示できる。

　今回のiPhone 5は、これまでになく、情報リークが多く、しかも、それが正確だった。過去のApple関係の製品リークは当たらないものが多かったが、iPhone 5についてはそうではなかった。これは、iPhone 5から組み立て工場の場所が変わり、中国からベトナムに移ったことと関係があるのかも知れない。