後藤弘茂のWeekly海外ニュース
Skylakeアーキテクチャの謎
～省電力で有利な統合電圧レギュレータを外した理由
（2015/9/25 14:30）
低電力設計をカバーするためにFIVRを外す
Intelの新CPU「Skylake(スカイレイク)」では、省電力機能の目玉だった「FIVR(Fully Integrated Voltage Regulator:統合電圧レギュレータ)」が外された。14nm世代のメインストリームCPUでは、次の「Kabylake(キャビレイク)」でもFIVRは搭載されない見込みだ。FIVRが再導入されるのは、その次の「Icelake(アイスレイク)」以降だと言われている。
Haswell(ハズウェル)で導入され、あれだけ優秀な省電力性を示したFIVRを、なぜSkylakeから外したのか。Intelは先月開催された技術カンファレンス「Intel Developer Forum(IDF)」で、その理由を明らかにした。
Intelのアーキテクトは、IDFセッション後の会話で「FIVRを外した理由は、Skylakeでは低電力での動作にフォーカスしたからだ。低電力で動作させようとすると、FIVRは適していなかった。それがSkylakeから、FIVRを外した最大の理由だ」と説明した。
Skylakeアーキテクチャの大きなポイントは、より低電力へとCPUアーキテクチャをシフトしたことにある。Skylake世代では、4.5WのプロセッサTDP(Thermal Design Power:熱設計電力)領域までカバーする。「Skylake-Y」がこのレンジで、旧来ならAtom系コアがカバーしていたような電力域だ。
Skylake-YクラスのTDP帯の製品が加わったことで、低電力がSkylakeの重要な設計ファクタとなった。デスクトップクラスからタブレットまでの幅広い電力レンジをカバーする設計が必要となり、そのためにFIVRが犠牲になった。つまり、Skylakeの設計コンセプトに合わなかったことになる。
PDF版はこちら
低電流量時に効率が著しく落ちるIntelのFIVR
なぜ、低電力ではFIVRが適さなくなるのか。それは、変換の効率が大幅に落ちるからだ。あるCPUメーカーで省電力技術を担当するアーキテクトは次のように語る。
「IntelがSkylakeからインテグレーテッド電圧レギュレータ(IVR)を取り去った理由は明確だ。IVRが低電力の動作ポイントでは、効率的に動作できないからだ。
IVRを低コストに作ろうとすると、ダイ(半導体本体)の外に別個のインダクタを備えることになる。Intelの場合は、Haswellからパッケージトレースインダクタを導入した。これは、非常にインダクタンス値の低いインダクタだ。
こうした小容量のインダクタを高効率で使うためには、Intelは電圧変換の周波数を非常に高く保たなければならない。例えば、100MHzといったスイッチング周波数(Haswellは140MHz)だろう。電圧変換の周波数が高ければ、インダクタンスが小容量でも効率的に動作できるからだ。
しかし、低電力で駆動する場合には、これはうまく働かなくなる。低速になり、1～2A以下の電流量では電圧切り替えが難しくなるだろう。実際、低電流量の動作レベルでは、彼らのIVRは非常に非効率になる。低電力駆動を中心にCPUを設計すると、Intelの現在のIVRは効率的ではない。これが最大の理由だ」。
IntelのFIVRは、90%の高い電圧レギュレーション効率を誇っている。しかし、これは最適なロード電流時の値だ。実は、ターゲットとする電流量よりも下がると、FIVRの電力効率は急激に低下する。これは、Intelが過去に発表した論文等でも明らかにされている。
幅広いロード電流を高効率にカバーするVR設計の難しさ
下のスライドは、昨年(2014年)のISSCC(IEEE International Solid-State Circuits Conference)でIntelが示したFIVRの効率性のスライドだ。これを見ると、ロード電流が6Aを切ったあたりから効率が低下し、2A以下では急激に落ちることが分かる。特に、電圧切り替えのフェイズ数が増えると効率低下が著しい。つまり、コア当たり2A以下で動作するような低電流量のCPUで、多段階に電圧を切り替えると、FIVRの効率は問題になるほど低下してしまう。
Intelは幅広いレンジをカバーするためにフラットエフィシェンシ技術を導入しているはずだが、Skylake-Yに求められたレンジはその範囲を超えていたと見られる。低電流量時に、無駄な電圧変換ロスが発生するのでは、低電力のための設計と矛盾してしまう。
もちろん、ディスクリートのVR(電圧レギュレータ)を使う場合は、低電流に最適化した製品を使うことができる。Intelも、YプロセッサだけFIVRを使わない設計にすることもできる可能性はある。しかし、Skylake-Yだけ完全に別設計にすると、設計の時間とコストがかさんでしまう。そうした事情から、FIVRは現世代から外されたと見られる。
サーバーに向いているFIVR
IntelがFIVRを再導入するとしたら、それはどんなアーキテクチャになるのか。また、どの電力レンジのCPUに導入するのか。あるCPUメーカーのアーキテクトは次のように指摘する。
「IVRには、低電流量時の効率性の問題に加えて、TDPとパッケージの問題がある。CPUに熱源を加え、パッケージをより複雑にする。そのため、ダイが小さなCPUや低コストなCPUには向いていないだろう。個人的な考えでは、IVRはサーバーCPU製品には向いていると思う。フルロードの電流量で効率性を高く保ちやすい。パッケージもより高価なものを使う。サーバーはIVRには向いた用途だ」。
ダイが小さくロジック部分の面積の比率が高いチップは、電力密度が高くなりやすい。そのため、熱源をダイに増やすと、冷却がますます難しくなる。また、インダクタをオンパッケージに統合するとなると、必ずパッケージが複雑となりコスト増を招く。そのため、ダイが小さくて低コストな製品には、FIVRのような技術の導入は、経済的に見合うかどうかが難しい。
それに対して、サーバーCPUやKnightsシリーズのようなメニイコアCPUはFIVRの効率が90%以上のフルロードで動作する時間が長い。しかも、CPUコア数が多いために、コア個別の電圧切り替えによる省電力の効果が大きい。サーバーCPUの場合はキャッシュ量が多いために、電力密度の問題も少ない。より大きなCPUからFIVRを導入する可能性がある。実際に、IntelのFIVRの研究は、当初はサーバー用途を前提として始められている。
では、IcelakeのようなメインストリームのCPUはどうなのか。
インダクタのオンダイ統合のIntelの視野に
Intelの現在のFIVRは、ダイのすぐ近くにインダクタを配置しなければならないことが制約だ。そのため、Intelは「パッケージトレースインダクタ(Package Trace Inductor)」と呼ぶ、CPUのパッケージのサブストレートにエアコアインダクタ(Air Core Inductor:空芯インダクタ)を生成する技術を使った。外付けインダクタは、パッケージを複雑にし、コストを押し上げる原因となっている。また、ノイズ問題も発生する。
この問題の解決として、最も望ましいのは、オンダイ(On-Die)にインダクタも統合してしまうことだ。
Intelはそのためのパワーインダクタ技術を、長年に渡って研究して来た。これは、ダイの最上層にインダクタを生成する技術で、スタンダードなCMOSのバックエンドプロセス(Back-End-of-Line:BEOL)と互換で、通常のCPUに載せることができるという。強磁性の材料をCMOSプロセスに加えることで、最上層の銅配線のインダクタンスを上げ、ノイズを遮蔽する方法を取っている。下のスライドを見ると、CMOSプロセスの配線層の上で、太い銅ワイヤが強磁性の薄いフィルムでくるまれたような形状となっている。
この技術を導入すれば、より完全なFIVRを実現できるはずだが、やはり問題があるという。コストとリスクだ。
「磁性材料を使ったインダクタは非常に魅力的だ。しかし、問題はコストだ。新材料の導入はコストがかかる。また、歩留まり面でもリスクが増える」とあるCPUアーキテクトは指摘する。
現状では、IntelがオンダイインダクタをIcelake世代で導入するかどうかは分からない。ただし、Intelの研究開発の方向性はそちらに向かっていることだけは確かだ。