後藤弘茂のWeekly海外ニュース

「Haswell」の最強の武器「統合電圧レギュレータ」

Haswell以降の超低消費電力のカギが電圧レギュレータの統合

 Intelの次のマイクロアーキテクチャ世代「Haswell(ハスウェル)」、「Broadwell(ブロードウェル)」は、大きな変革だ。パイプライン的にも命令発行ポートを2つ増やし、SIMDユニットが積和算(FMAD)になるなど大変更が加わるが、それ以上に大きいのは電力制御機構の変更だ。電圧レギュレータの「統合」が行なわれるからだ。Intelは、Haswellにどのような形で電圧レギュレータが統合されるかは、まだ明らかにしていないが、ファイグレイン(細粒度)の電圧制御が可能になることは明らかにしている。そして、Intelは統合電圧レギュレータについては、連綿と研究を続けて来ている。

HaswellとSandy Bridge/Ivy Bridgeの比較
※PDF版はこちら
統合電圧レギュレータの概要

 Haswellでの電圧レギュレータ統合の利点は目覚ましく、この技術がHaswellの低消費電力のカギとなっている。一般に、オンダイまたはオンパッケージに統合されたCMOS電圧レギュレータを使うと、電圧制御の空間と時間の粒度を小さくできる。つまり、チップをより細かな部分に分けて個別に電圧を制御することが容易になり、また、短時間で電圧を切り替えることも可能になる。

 現在のIntel CPUでは、CPUコア単位で動作電圧を変えることはできないが、統合電圧レギュレータなら個別制御が可能になる。CPUコアと内部バスの電圧を個別に制御することも可能だ。電圧切り替えの周波数は、オフチップの電圧レギュレータは高速品でも数百KHzから1MHz程度と非常に低速動作であるのに対して、統合レギュレータでは数百MHzでの高速動作が可能になる。そのため、CPUコア群やGPUコア、その他のユニットに対して、迅速に個別に最適な電圧を供給して、無駄な電力消費が生じないようにできる。

統合電圧レギュレータの仕組み
※PDF版はこちら

学会で発表してきた統合電圧レギュレータ技術

 HaswellではFinFETの22nm Tri-Geteプロセスの低電圧時の高い特性もあり、低電圧駆動版のTDP(Thermal Design Power:熱設計消費電力)を10W以下へと引き下げる。さらに、アプリケーションの利用シナリオに即したSDP(Scenario Design Power)も下げて行く。こうした電力低減を支える技術が、統合電圧レギュレータとなっている。

32nmプレーナと22nmトライゲートにおける、動作電圧とトランジスタゲート遅延の関係

 ちなみに、IntelはHaswellの電圧レギュレータ技術を、顧客に対して「FIVR(Fully Integrated Voltage Regulator)」と説明している。この“Fully”がどういう意味なのかは、まだ明確になっていない。しかし、Intelのゴールはロジックチップへの電圧レギュレータの真の統合で、技術的な方向はそちらへと向かっている。

 それが分かるのは、Intelがこれまで学会発表して来た統合電圧レギュレータ技術が、標準のCMOSロジックに載せることを目指していたからだ。スイッチングに必要となるインダクタを、CMOSプロセスの上に作り込む技術と材料開発を行なっている。磁性材料を使い、ワイヤをラップする技術を開発してインダクタを実現しており、何回かの学会発表を行なっている。また、いくつかの特許(US7202648など)も出願している。

薄膜オンダイ磁気技術
磁性体ワイヤの導電モデル
130nm 6層金属CMOSプロセスにおけるインダクタの断面図
インダクタの断面図

 電圧レギュレータ統合でのIntelの強味は、技術開発で大きくリードしていることと、組み合わせると強力な技術を揃えている点。Intelの持つFinFETプロセス技術と統合電圧レギュレータ技術の組み合わせは強力で、両技術の組み合わせで、チップの消費電力を引き下げることができる。そのため、Intelがこの組み合わせをHaswell以外のAtom系などの製品にも広げて行くことは、対抗するベンダーにとっては大きな脅威となる。

 さらに、将来的には、これら2技術に加えて、近しきい電圧(Near-Threshold Voltage:NTV)回路技術が実際の製品に適用される可能性がある。NTVは、しきい電圧近くまで動作電圧を下げても安定動作できるようにする技術であるため、小さな粒度で異なる電圧で電力を供給できる統合電圧レギュレータと組み合わせると効力が大きい。

Intelの近しきい電圧技術
※PDF版はこちら

 こうして見ると、統合電圧レギュレータが示すのは、Intelの強力なR&D資金力と、半導体技術とチップ設計が連結したIDM(Integrated Device Manufacturer)の利点であることが分かる。もっとも、他社も研究は行なっており、その中には、異なるソリューション(2.5Dによる電圧レギュレータの統合)などのアプローチもあり、Intelが完全に独走できるわけではない。

CPUコアを個別に電圧スイッチすることが可能に

 現在のIntel CPUでも、各CPUコアは負荷に応じて電圧と動作周波数を切り替える「DVFS(Dynamic Voltage and Frequency Scaling)」を行なっている。しかし、現状では、CPUコアを何個積んでいようともCPUコアブロック全体に供給する電圧は1系統だ。CPUコアと、GPUコアそれにノースブリッジ部分の電圧は個別になっている。しかし、CPUコア同士やCPUコアと内部バスの電圧は、個別には制御されていない。

電力管理

 そのため、シングルスレッドの負荷の高い状態で、1個のCPUコアだけが高クロックで動作していると、他のCPUコアに対する供給電力の電圧も引きずられて高く留まる。負荷の低いCPUコアが、動作周波数を下げても電圧を下げることができないため、高電圧による無駄な電力消費が生じてしまう。また、内部のリングバスの電圧も同期しているため、CPUコアとバスの電圧を下げると、バスの性能が低下してしまう。

 解決策はコアそれぞれに異なる電圧を供給することだが、これまでの電圧レギュレータでは難しかった。CPUパッケージに供給する電圧を制御するオフチップの電圧レギュレータモジュール(Voltage Regulator Module:VRM)に、多くの異なる電圧をスイッチしながら供給させることが難しいからだ。電圧レギュレータ側のモジュール数を増やすなど複雑化が必要になるだけでなく、電源レーンも複雑になり、チップの電源ピン数も増えてしまう。

 しかし、電圧レギュレータをオンチップに統合すると、この問題は基本的には解決可能になる。ある程度の数の電力レーンを個別に制御できるようになるため、チップを細かな区画に分けて個別に電圧を供給できるようになるからだ。複数のVRMをオフチップに備えた場合と同じように、CPUコアまたはコアクラスタそれぞれが個別の電圧&周波数の組み合わせで動作できるようになる。

マルチコアでの電力管理

Haswellではリングバスの電圧を分離してボトルネックを解消

 CPUコアだけでなく、その他のユニットについても同様だ。従来のIntel CPUでは、CPUコアがスリープした場合、リングバスの電圧も下降してしまうため、内部バス帯域が下がる。そのため、リングバスの一番奥にあるGPUコアがメモリにアクセスしようとする場合、CPUがアイドルだとバスがボトルネックになってしまう場合がある。しかし、Haswellでは、ファイングレインの電圧制御によって、この問題は解決されたという。

 「Sandy BridgeとIvy Bridgeでのバスの問題はメモリコントローラとリングの間にあるのではなく、コアが最低周波数に落ちて電圧が下がった時に、リングバスの周波数と電圧も下がり最低の帯域になってしまう点にあった。そこで、Haswellではコアとリングバスを完全に分離した。CPUが低電圧で低周波数で走っていても、GPUはリングバスの周波数と電圧を引き上げて、必要なだけのデータ転送ができる。その時も、CPUの電圧と周波数は上げる必要がない」とIntelは説明する。

 下の図のように、HaswellはSandy/Ivy Bridgeと同様に、GPUコアがリングバスによってメモリコントローラから一番遠いところで接続されている。そのため、リングバスがCPUと同期して遅くなるとGPUコアのパフォーマンスに大きな影響が出る。Haswellでは、リングバスはCPUコアとは分離された電圧&周波数で動作するため、その問題から解放されているわけだ。

4コアHaswellのブロックダイヤグラム
※PDF版はこちら

メニイコアとモバイルへの統合電圧レギュレータの応用

 CPUを比較的小さなブロックに分けて電圧制御できる統合電圧レギュレータは、CPUコア数が増えるにつれて重要になる。コア数が増えれば増えるほど、単一レーンの電圧制御では、ムダが増えてしまうからだ。

 実際、Intelは、48コアの試作チップ「シングルチップクラウドコンピュータ(Single-chip Cloud Computer=SCC)」において、電圧レギュレータの部分的な統合による、CPUクラスタ単位の電圧制御を行なった。このチップでは、8個のCPUコアを1電圧アイランドとしてまとめていた。48コアを6電圧アイランドに分割して、オンダイのVoltage-Regulator Controller (VRC)によって、個別の電圧制御を行なっていた。チップ全体では、全部で8つの電圧アイランドと28の周波数アイランドに分かれていた。

SCCの電圧制御

 そのため、この技術は、メニイコアの「MIC(マイク:Many Integrated Core)」アーキテクチャにも適用されることは確実だと見られる。メニイコアでは、さすがにCPUコア単位での電圧制御は複雑になりすぎるため、SCC試作チップのようにクラスタ単位になると推測される。

 もちろん、統合電圧レギュレータ技術は、モバイルでも非常に有効だ。Atom系のSoCにも投入されることは確実と見られる。SoCの場合は、ビデオやオーディオなどのユニットが大きな割合を占めるため、それらのユニットも含めて最適な電圧で動作させることが有効になると見られる。他社が恐れているのは、こうしたIntelの統合電圧レギュレータ技術の展開だ。

(後藤 弘茂 (Hiroshige Goto) E-mail