【後藤弘茂のWeekly海外ニュース】AMDロードマップと半導体ファウンドリプロセスの密接な関係

■後藤弘茂のWeekly海外ニュース■

AMDロードマップと半導体ファウンドリプロセスの密接な関係

●セミカスタム化SoCへと向かうAMDの戦略

　AMDが先週のカンファレンス「Analyst Day」で発表した新ロードマップは、プロセス技術とコアアーキテクチャが入り乱れていてわかりにくい。加えて、新コードネームの洪水が、わかりにくさに拍車をかけている。大まかなロードマップは下の図のようになっている。

AMD CPU移行図(PDF版はこちら)

　このチャートは、基本的にCPUのマイクロアーキテクチャをベースに色分けしてある。グリーンがStars(K10/Hound)系アーキテクチャ、レッドがBulldozer(ブルドーザ)系アーキテクチャ、水色がBobcat(ボブキャット)系アーキテクチャだ。

　加えて、枠線でプロセス技術の区分をつけてある。例えば、2011年の中央のグリーンの線は、32nm SOIプロセスへの移行を示している。Bulldozer系と、Stars系のLlanoが32nm SOIでこの枠に含まれる。同様に、Bobcat系のイエローの枠線は40nmバルクプロセスを示している。

　こうして見ると、2011年はAMDにとってアーキテクチャとプロセス技術の両方の転換点だったことがわかる。大枠で言えば、今年(2012年)はAMDにとって、アーキテクチャとプロセス技術の両面でメジャーチェンジがない。Bulldozerコアが、第2世代のPiledriver(パイルドライバ)に移行するものの、同じプロセス技術ベースで、開発期間も短いことから、それほど大きな拡張にはならないと推測される。今年(2012年)は相対的にマイナーな年となり、次の大きな波は来年(2013年)になるだろう。

　2013年はAMDにとって、プロセス技術の変化の年となる。28nmプロセスへ移行するというだけでなく、SOI(silicon-on-insulator)からバルクへ変わり、SoC的な方法論の設計方式へと転換が始まり、サードパーティのIPの取り込みといったテーラードSoC的な戦略への具体的な展開が見えてくると見られる。一言で言えば、よりファブレス企業らしいスタイルへと変わるのが2013年だ。旧来の、少品種大量生産のx86ビジネスから脱却して行こうとしていると推測される。

●プロセス技術とAMDのコアアーキテクチャの関係

　AMDのロードマップを、コアアーキテクチャとプロセス技術を軸に簡略化したのが下の図だ。これを見ると、複雑なロードマップも、実際には限られた数のアーキテクチャとプロセス技術の組み合わせで成り立っていることがわかる。

AMD CPU、APU、GPUアーキテクチャ開発(PDF版はこちら)

　最上段はパフォーマンスCPUコアのアーキテクチャで、2011年にStarsからBulldozerへとアーキテクチャが変わった。AMDは、32nm SOIプロセスでStarsからBulldozer、そしてPiledriverへと3世代に渡ってコアを遷移させる。そして、プロセスが変わるSteamroller(スチームローラ)へと引き継がれる。

　パフォーマンスCPUコアは、サーバーとPCのパフォーマンスとメインストリームのラインのチップに搭載される。現在は、メインストリーム向けのAPU(Accelerated Processing Unit:CPUコアとGPUコアを一体化した製品)はStarsコアだが、サーバーとパフォーマンスデスクトップはBulldozerコアで、アーキテクチャの断絶がある。

　サーバーの3系列「Interlagos(インテルラゴス=ポルトガル語発音/インターラゴス)」、「Valencia(バレンシア)」、「Zurich(ズーリック/ドイツ語ではチューリッヒ)」とパフォーマンスデスクトップの「Zambezi(ザンベジ)」は、いずれも同じダイ(半導体本体)「Orochi(オロチ)」を使っている。現実にはダイは1種類しかない。これは、次のPiledriver世代の4系統のサーバー&パフォーマンスデスクトップ製品群「Abu Dhabi(アブダビ)」、「Seoul(ソウル)」、「Delhi(デリー)」、「Vishera(ヴィシュラ)」についても同じだと推測される。

AMDの2012年～2013年サーバーロードマップ

　中央のLlanoの段はメインストリーム向けAPUだ。このラインは、今年(2012年)の前半に「Trinity(トリニティ)」へと移行し、来年(2013年)には「Kaveri(キャヴェリ)」に移行する。LlanoとTrinityが32nm SOIで、Kaveriが28nmバルクだ。CPUコアは現状のLlanoのStarsから、TrinityでPiledriverに、KaveriでSteamrollerに変わる。つまり、32nm世代でCPUアーキテクチャが大きく変わり、同じBulldozer系CPUアーキテクチャでプロセス技術が変わる。メインストリームAPUでは、毎年劇的な変革があることがわかる。そして、それはGPUコアについても同様だ。

AMDの2012年～2013年デスクトップロードマップ

●GPUコアはプロセス技術の進化でアーキテクチャが発展

　中段がディスクリートGPUだ。GPUコアでは、まず、ディスクリートGPUで新しいアーキテクチャが採用され、それがAPUへと流用される。具体的には、Llanoが採用しているのが旧来のAMD GPUのVLIW(Very Long Instruction Word)5形式のプロセッサ。これが、TrinityではRadeon HD 6970(Cayman)で採用されたVLIW4形式に変わると見られる。そして、Kaveriでは、Tahiti(Radeon HD 7900)で採用された新GPUアーキテクチャであるGCN(Graphics Core Next)へと切り替わる。

Cayman(Radeon HD 6970)のVLIW4プロセッサ(PDF版はこちら)

Tahiti(Radeon HD 7970)のGraphics Core Next(PDF版はこちら)

　そして、AMDは毎世代毎にメインストリームAPUのGPUコアの生パフォーマンスを数十%ずつ引き上げて行こうとしている。実際には、GCNでは従来コアよりも、トランジスタ当たりのピークパフォーマンスは落ちる。そのため、AMDはGCNをAPUに持ってくるために、より微細なプロセス技術を必要としている。

　中段のディスクリートGPUのIPは、下段のローパワーAPUにも使われる。Llanoに使われたのと同じ世代のVLIW5アーキテクチャコアは現在のBrazos(ブラゾス)系でも使われている。この世代のディスクリートGPUはTSMCの40nmバルクプロセスで、Brazosも同じプロセスを使っている。

　最下段はローパワーCPUコアアーキテクチャで、Brazosには第1世代であるBobcatが使われている。Bobcatは40nmで、28nmでは第2世代の「Jaguar(ジャギュア)」となる。Jaguarは、28nm世代の「Kabini(カビーニ)」などに載せられる。

AMDの2012年～2013年モバイルロードマップ

　最右列は、プロセス技術がわからない世代で、Bulldozerコアは「Excavator(エクスカヴェイタ)」となる。この世代は20nmになると推定されるが、今のところ不明だ。

　こうして整理すると、コアアーキテクチャとプロセス技術の比較的シンプルな関係からAMDのCPU/APU/GPUの製品ラインが成り立っていることがわかる。ちなみに、AMD全体のロードマップをプロセス技術別に色分けしたのが下の図だ。

AMD CPU移行図全体プロセス別(PDF版はこちら)

●スピンオフ後に強力になったGLOBALFOUNDRIESのプロセスラインナップ

　AMDのロードマップに、実際にチップを製造するファウンドリのプロセスのロードマップに当てはめると、さらに全体像が見えてくる。AMDは、現在はハイエンドCPUとメインストリームCPUをGLOBALFOUNDRIESに、GPUとローパワーAPUをTSMCに製造委託している。AMDは、もともと自社でCPUの製造を行なっていたが、2009年に製造部門をスピンアウトしてGLOBALFOUNDRIESが設立された。GLOBALFOUNDRIESは、アブダビの巨大国富ファンドの後援で、ファウンドリ大手のChartered Semiconductor Manufacturingを買収し、現在は総合的なシリコンファウンドリに成長している。

GLOBALFOUNDRIESとAMDのプロセスロードマップ(PDF版はこちら)

GLOBALFOUNDRIESのFabリスト(PDF版はこちら)

　AMD時代には、ハイパフォーマンスCPU向けのみだったプロセス技術は、現在は多様なプロセス技術群へと幅が広げられている。ファウンドリになってからのGLOBALFOUNDRIESは、需要の大きいバルクプロセスに力を入れており、AMD向けにSOIのスーパーハイパフォーマンスプロセスを維持してきた。28nmでもSOIを使うプロセスを用意すると見られていた。

　しかし、AMDはメインストリームAPUにも28nmバルクを使うとしており、プロセス技術については予想と状況が変わってきた。GLOBALFOUNDRIESのバルク系プロセス技術で、APUを作るとしたら「28nm-HP(High Performance)」か「28nm-HPP(High Performance Plus)」となる。もっとも、AMD向けにカスタマイズする可能性もある。下は2010年以降のGLOBALFOUNDRIESのプロセス技術を拡大した図だ。GLOBALFOUNDRIESは現在は大まかなロードマップしか示していないため、プロセスの立ち上げ時期などは正確ではない。

GLOBALFOUNDRIESプロセスロードマップ(PDF版はこちら)

●GPUをドライブしてきたTSMCのロードマップ

　AMDは現在、すでにTSMCの28nmプロセスでハイエンドGPUの製造を行なっている。TSMCのハイパフォーマンスロジックプロセスを牽引するビークルは、これまでAMD/ATI Technologies GPUだった。そのため、AMD GPUの製品計画と、TSMCのロードマップは密接に結びついている。下の図でも、TSMCのどのプロセスとAMD GPUが結びついているのかを示してある。

TSMCプロセスロードマップとAMD/ATI GPU(PDF版はこちら)

　TSMCのプロセス技術も、GLOBALFOUNDRIESと同様にどんどん複雑化してきている。かつてはハイパフォーマンスとローパワー、そこにもし加えてもジェネラルの3種類のプロセス技術だったのが、現在は28nmプロセスで4種類のプロセスを揃えている。これはロジックプロセスだけのラインナップだ。

　TSMCは現在、20nmプロセスを立ち上げつつある。さらに、2011年10月のARMの技術カンファレンスである「ARM TechCon 2011」では、14nmプロセスの計画も発表された。TSMCも14nmから3Dトランジスタへと移行する見込みだ。下はTSMCの最新のロードマップ部分を抜粋した図だ。GPUやCPUを製造するのは28nm世代なら「CLN28HP」で、20nm世代なら「CLN20G (HKMG)」となる。ただし、新たに設けたモバイルコンピューティング向けプロセスも、ハイパフォーマンスかつ低リーク電流であるため、CPUやGPUに適している。

2011年以降のTSMCプロセスロードマップ(PDF版はこちら)

バルクと3Dのトランジスタ断面図(PDF版はこちら)

●Intelのプロセス技術ロードマップには追いつかない

　ここで当然出てくる疑問は、このGLOBALFOUNDRIESとTSMCのロードマップは、Intelに対してどうなのかという点だ。答えは簡単で、ロードマップを下の図のように重ね合わせればいい。Intelは22nmプロセスでもたついているものの、それでもプロセスノードの数字で比較した場合の優位は変わらない。こうしてみると、プロセス技術でIntelに対抗することがいかに難しいかがよくわかる。

Intel、AMD/GLOBALFOUNDRIES、TSMCのプロセスロードマップ比較(PDF版はこちら)

　ちなみに、TSMCとGLOBALFOUNDRIESは、どちらも3Dトランジスタ技術を14nmプロセス世代から採用する。しかし、Intelは22nm世代から採用し、その分だけリーク電流抑制の利点がある。

22nmから3Dトランジスタを採用するIntel

　現在の半導体業界は、プロセスの微細化だけでなく、ダイスタッキング(ダイ積層)技術でも革新を行なおうとしている。シリコン貫通ビア(TSV:Through Silicon Via)を使った3Dダイスタッキング関連でさまざまな技術が出てきている。

　AMDは、この点でも、Intel同様に早くから取り組んで来た。AMDは2011年の半導体系のカンファレンスで、「2.5D」と呼ばれる、シリコンインターポーザを使った積層技術について講演しており、上のロードマップの範囲で、その新技術が採用される可能性が高い。これは、TSV技術を使ったインターポーザの上にCPUやGPU、メモリチップを載せてしまう技術で、広帯域メモリを低い消費電力で実現できる利点がある。

　2.5Dインターポーザについては、多くのベンダーが活発に活動を始めている。例えば、Cadenceは2011年10月に日本で開催した「CDNLive Japan」カンファレンスで、この技術について説明している。TSVによる3Dスタックより、現状では現実的に適用しやすいソリューションになるとされている。