 |
|
RambusはRDRAMのコストを劇的に削減する一方、今後3年間、段階的にメモリ帯域を引き上げる。「Platform Conference」で、RDRAMのトップサプライヤSamsung Electronicsが行なったセッションで、こうしたRDRAMの展望が明らかになった。
まず、コストの削減は、RDRAMのダイサイズ（半導体本体の面積）が大きくなる原因のひとつであるバンク数を減らすことで実現する。RDRAMは、現行の128/144Mbit品と256/288Mbit品では、32バンク（2バンクづつセンスアンプを共有）のメモリバンクを持つ。これは、同容量のSDRAMの4バンクよりはるかに多く、RDRAMのコストをアップする大きな要因となっている。そこで、ローコストデザインでは、このバンク数を4バンクに減らす。
SamsungのYong Joo Han氏（Manager、Product Planning-RDRAM）によると、同社は、来年前半に256Mbit品で4バンク構成（センスアンプは独立）のLC（ローコスト）バージョンを加えるという。Samsungは、256/288Mbitですでに32バンク構成の製品を開発しており、LC版はバンク構成以外は32バンク構成のバージョンと同じものになる。これは、Rambusのデザインに従ったものだという。ちなみに、32共有バンク構成は「2×16d」または「32d」と呼ばれ、4バンク構成は「4i」と呼ばれている。
では、この4iデザインでどれだけコストは下がるのだろう。Samsungによると、現在、RDRAMは同容量のSDRAMに比べて最大15％もダイ面積が大きい（ダイオーバーヘッドがある）が、これがまず5％に減るという。以下は、Samsungが示した、容量毎のRDRAMのダイオーバーヘッドの違いだ。
◎RDRAMのダイオーバーヘッドの違い
| 容量 | 2×16d | 4i |
| 128Mbit（0.19μm） | ～15％ | - |
| 256Mbit（0.17μm） | ～10％ | ～5％ |
| 512Mbit（0.15μm） | ～5％ | ～2％ |
| 1Gbit（0.13μm） | ～3％ | ～1％ |
2×16dデザインのRDRAMは、0.19μmプロセスの128Mbit品で同容量のSDRAMに比べて最大15％、0.17μmの256Mbit品で10％ほどダイ面積が大きい。ダイ面積が大きくなると、1枚のウエーハから採れるチップ数が減るばかりでなく、歩留まりも落ちる。そのために、10％程度でも製造コストにかなり影響する。ところが、4iデザインだと0.17μmの256Mbit品でダイ面積の差は5％以下にまで縮まる。これを見ると、4iデザインになれば、RDRAMのダイオーバーヘッド削減は加速され、原理的にはコスト削減が急速に進むことになる。ただし、バンク数が減ることで実効メモリ帯域は減る。広い実効メモリ帯域という、RDRAMの利点のひとつは薄れることになる。
●パッケージコストなども削減へ
じつは、RDRAMのバンク数を減らすを減らすことは昨秋からすでにアナウンスされていた。バンク数の削減は、RDRAM普及のために昨秋作られた業界団体Direct RDRAM Implementers Forumでも最重要議題として検討すると発表されていた。また、ラムバス社長の直野典彦氏も先月、「4iや8d（センスアンプを共有した8バンク）といったデザインが進展している」と述べていた。しかし、これまでは、Rambusからのデザイン提供や量産の時期は明らかになっていなかった。今回、Samsungが、4iデザインを2001年前半から提供することが明らかになったことで、RDRAMのコスト削減はようやく時期的にも明確になってきた。
Samsungはまた、パッケージングでもコストを削減する。Samsungは、256MbitRDRAMのパッケージを、WBCSP（ワイヤボンディングチップサイズパッケージ）に変更し、コストを削減するという。また、RIMMの基板を現在の8層から6層にレイヤを減らすという。
また、RDRAMは高クロック駆動であるため、高クロック品の歩留まりが悪い。ところが市場の要求は高クロック品に集中しているため低クロック品は売れ残るケースが多く、これもコストを高める大きな要因になっていた。しかし、Samsungではこれもメドが立ってきたという。現在、Samsungの128/144MbitDRDRAMは、PC800が70％、PC700が20％、PC600が10％というミックスになっているという。これが、年末にはPC800が90％以上に上がる見込みだという。高クロック品の歩留まりは、製造プロセスの微細化とともに高まるため、これも解決の時期が見えてきたことになる。ただし、これはSamsungのケースであり、歩留まりは各DRAMベンダーによって異なる。
●RDRAMのデータ転送レートを2倍に引き上げる
メモリ帯域の引き上げは3段階で行なわれる。最終的にピン当たりの転送レートを3年で2倍に引き上げる。ロードマップは以下の通りだ。
RDRAM（800Mbit/sec）
↓
Short Channnel（1,066Mbit/sec） 2000年末
↓
Hastings（1,066Mbit/sec） 2001年後半
↓
QRSL（1,600Mbit/sec） 2002年後半
まず、チャネル長を限定することで、RDRAMのクロックを、現行の400MHzから533MHzへ引き上げる技術を導入する。クロックの向上により、ピン当たりの転送レートはPC800 RDRAMの800Mbit/secから1,066Mbit/secへ引き上げられる。これは、チャネル長の制約がRDRAMよりきつくなるため、限られたアプリケーション向けだと見られる。
しかし、2001年の後半に導入する技術では、現在と同等のチャネル長でピン当たり1,066Mbit/secの転送レートを実現する。SamsungのHan氏によると、これは、Rambusが「Hastings（ヘイスティング）」というコードネームで開発している技術だという。PCを含め幅広い用途が考えられている模様だ。Hastingsでは、クロックは533MHz、1チャネル当たりのピークメモリ帯域は2.1GB/sとなる。Samsungでは、2001年後半に投入する512Mbitチップから、この技術に対応する見込みだ。タイミングバジェットは少なくなるため、メモリとチップセットの両方のインプルーブが必要だと見られる。
次のステップは2002年後半で、Rambusが今年発表した次世代技術「Quad Rambus Signaling Level（QRSL）」対応のDRAM製品を投入する。QRSLは、1クロックで4bitと、現行の2倍のデータ転送を可能にする技術で、ピン当たりの転送レートは1,600Mbit/secに達する。1チャネル当たりのメモリ帯域は3.2GB/secで、現行RDRAMの2チャネル分にあたる。QRSLは、PCはもちろん、デジタル家電のようなメモリ容量が小さいが広帯域が必要とされる市場を大きなターゲットとしているようだ。
●いまだ不鮮明なRDRAMの展望
低コスト化と高パフォーマンス化。Samsungによって、Rambusの今後の計画とその時期が明らかになった。しかし、RDRAMを巡る状況は厳しい。現状では、PC向け市場でRDRAMに対して積極的なのはほぼSamsungだけ（PC向けRDRAMの70～80％が同社）。そのSamsungにしても、IntelがMTHマザーボードと交換している820マザーボードに搭載しているRDRAMのファーストサプライヤであるため、高需要が確保されているに過ぎないという。また、SamsungがDDR SDRAM立ち上げの場となっているPlatform Conferenceで、わざわざRDRAMの将来展望を示した（DDR SDRAMの展望を示すセッションも行なった）のも、RDRAMとDDR SDRAMの両方に足を突っ込んでいるSamsungの微妙な立場を反映した、政治的な動きのように見える。
市場を見てみればわかる通り、Pentium IIIプラットフォームでのRDRAMは衰退傾向にある。現実問題として、RDRAMベースのチップセットIntel 820のマシンはほとんどない。マザーボードにいたっては、この間のMTH事件でRDRAM対応マザーボードはほぼ消え去った。また、Intelは、統合CPU「Timna（ティムナ）」を当面RDRAMベースで投入するつもりがない（MTHとのセットでのみ提供）。DRAMは、基本的にはデマンドベースの商品なので、プラットフォームの浸透の見込みがないとDRAMベンダーも増産ができない。そのため、「チップセットが普及しない→メモリが普及しない→メモリの生産数が増えず高価格にとどまる→チップセットが普及しない」のネガティブスパイラルに入りかけている。
Rambusの頼みの綱はPentium 4だ。RDRAMをプラットフォームとするPentium 4が高クロックを武器に勢いに乗り、そこにローコストデザインのRDRAM量産が加われば……、というのがRDRAM再立ち上げのシナリオのように見える。だが、これは逆に見ると、Pentium 4の立ち上げをRDRAMが足を引っ張りかねない状況であることを意味している。はたしてIntelが、この状況でPentium 4プラットフォームでRDRAMだけを支持し続けるだろうか。
（2000年7月21日）
[Reported by 後藤 弘茂]
