■後藤弘茂のWeekly海外ニュース■ 6.4Gbpsを狙う次々世代メモリ「NGM Diff」

●MicronのロードマップではDDR4の代わりにNGMが登場

　DRAMでは、数年前から「NGM(NewまたはNext Generation Memory)」と呼ぶ次世代メモリの構想がJEDEC(米国の電子工業会EIAの下部組織で、半導体の標準化団体)周辺から聞こえてきていた。最初にNGMと見られる話が漏れてきたのは2年ほど前で、その時は、DDR系メモリはDDR3 DRAMで打ち止めとなり、その次は新しいDRAM技術へ移行する案が出ているとDRAM業界関係者から聞かされた。

　NGMは、DDR3まで継続されて来た技術的な流れをいったん断ち切り、DRAMインターフェイスを大きく変えようという動きだ。

　デジタル信号インターフェイスの高速化には、ある程度決まったセオリーがある。デバイス間をポイントツーポイントで接続、ディファレンシャル(差動)動作の2本の信号線で伝送し、オープンドレインで信号の電圧の振幅を狭くするといった手法だ。また、複数の信号線の間で発生するタイミングのスキューを減らす技術を織り込むか、または、エンベデッドクロックのシリアル伝送にする。NGMはこうした技術を使うことで、DDR系メモリの数倍の転送レートを狙う発想で、議論がスタートしたと見られる。

　しかし、その後、昨年(2006年)中盤になって、「NGMは技術的に間に合わないことが判明して、DDR4をその間に挟むことになった。DDR4でつないで、その間、2011～2012年頃にNGMの技術が見てくるというスケジュールだ」とあるDRAM業界関係者が伝えてきた。つまり、DDR4はもともとはバックアッププランで、NGMが間に合わないとなったので持ち上がってきた可能性がある。

　もっとも、JEDEC内の議論については、人によって語る内容が異なるため、これについては異なる見方もありそうだ。実際、その後、NGMとDDR4については、オーバーラップして議論が進んでおり、時期によっては併存するかもしれない、という話も聞こえてきた。実際、Micron Technologyが今年5月のWinHEC 07で示したDRAMロードマップでは、NGMが次世代のメモリ規格として位置づけられている。

メインメモリの転送レートの推移 ※別ウィンドウで開きます (PDF版はこちら)

　これはMicronのDean A. Klein氏(VP Market Development, Micron Technology)の「Future of Memory and Storage」の中のスライドだ。Micronのチャートでは、DDR4の代わりに「NGM SE(Single-Ended Signaling)」が据えられ、さらに最高6.4Gbpsまでの「NGM Diff(Differential Signaling)」が登場している。DDR4とNGM SEは同じ転送レート帯だが、NGM Diffは明らかに、もともとNGMで構想していた高転送レートメモリだ。そして、NGM Diffも大幅に前倒しのスケジュールとなっている。

●シングルエンデッドとディファレンシャルの2メモリが並列

　上のMicronのロードマップは、先月の米サンタクララで開催されたメモリとストレージ技術のカンファレンス「MEMCON07 San Jose」で、JEDECが示した下のロードマップと大きく隔たっているように見える。このロードマップでは、メインストリームメモリはDDR4が引き継ぐことが明確に示されているからだ。

JEDECが示したメモリの世代推移 ※別ウィンドウで開きます (PDF版はこちら)

DDRメモリの生産タイムライン ※別ウィンドウで開きます (PDF版はこちら)

　MEMCON07でプレゼンテーションを行なったJEDECのBill Gervasi(ビル・ジャヴァーシ)氏(Vice President, Engineering, USModular/Chairman, JEDEC JC-45.3)は次のように説明する。

　「私の示したロードマップとMicron Technologyの図に、実際にはそれほど違いはない。ポイントは、ディファレンシャル方式かシングルエンド方式かという点にある。そして、シングルエンド方式が、常にメインストリームメモリを占めていることを考える必要がある。メインストリームメモリと言っているのは、デスクトップ、ノートPC、サーバーで使われるメモリという意味だ。

　JEDECでは、メインストリームメモリでは、DDR、DDR2、DDR3と、シングルエンド方式で進化的なアプローチを続けて来た。そして、DDR4でも依然としてシングルエンド方式を使う。ディファレンシャル方式のメモリ(の規格化)は、それ以外の用途のためだ。市場によっては、ディファレンシャル方式のメモリが欲しいというニーズは確かにある。ただし、それは相対的に狭い市場だ」

　つまり、メインストリームメモリはシングルエンデッドシグナリングのメモリであり、ディファレンシャルのNGM Diffはあくまでもニッチな市場向けのメモリという説明だ。これまでも、DRAMベンダーがそれぞれの思惑で、打ち上げ花火的なロードマップを発表することはあった。MicronがNGM Diffの推進のために、こうしたチャートを持ってきたとしても不思議はない。実際、Samsung Semiconductorは同じWinHEC 07で、DDR4がDDR3の後継になるというロードマップを示している。

●継承性を取るDDR4の流れ

　しかし、このことは、DRAMベンダーの間でも、DDRの流れをいったん断ち切って、高転送レート化したメモリを持って来たいという動きがあることを示している。ディファレンシャルシグナリングで、冒頭に触れたような技術を織り込んで行けば、6～10Gbps程度の転送レートは達成できると言われているからだ。それに対して、Gervasi氏は次のように語る。

　「ディファレンシャルシグナリングにすれば、シングルエンデッドシグナリングよりもずっと高速にできる。それは確かにその通りだ。それなのに、我々がDDR4でもシングルエンド方式を使う理由は何か。1つは互換性の維持を容易にするためだ。だが、互換性以外にも、シングルエンド設計には利点がある。

　ディファレンシャル方式では、バス幅を事実上半分にしなければならなくなる。だから、同じ帯域を実現するには、周波数を2倍にする必要がある。シングルエンド方式では高速化が難しいと言われるが、まだ高速化する方法はある。DDR4では、実際に、そうした手法を織り込んで行く」

　Gervasi氏は、JEDECのメインストリームメモリでは、最小限の技術変更で性能を上げてゆくと語った。ディファレンシャル方式へと飛躍すれば、転送レートを上げることができるのはわかっているが、そうなると、JEDECメインストリームメモリの進化的なステップからは外れてしまう。継承性を取るか、性能を取るか、この選択で、今はまだ継承性を取るフェイズにあるとGervasi氏は見ているようだ。

　ただし、JEDECは複数の企業が参加する標準化団体なので、メンバーによって意見が異なる場合も多い。これまでも、複数のメンバーに対するインタビューで、内容が全く対立したことがあった。特に、Gervasi氏はアクティブに発言するメンバーなので、これは、あくまでもGervasi氏の意見として受け止めた方がよいかもしれない。

●高転送レートのメモリを切実に求めているCPUメーカー

　では、DRAMを使う顧客企業側はどう見ているのだろう。AMDのPhil Hester(フィル・へスター)氏(Senior Vice President & Chief Technology Officer(CTO))も、JEDECの中で2系統のメモリ規格の議論が並列していることを認め、次のように語っている。

　「その(DDR4とNGMについての)議論については、注意深く見ているが、我々は、今のところ何の計画も持っていない。業界の動向と顧客の要請に依存しているからだ。ラージサーバーではメモリはシステムコストのうちかなりの部分を占める。一方、クライアントでは大量生産によるメモリコストの経済性が重要となる。そのため、どちらの市場でも、標準的なメモリ規格を採用する必要がある。我々はJEDECのコミッティで非常にアクティブに活動しており、何が標準になるかを見極めることができる」

　AMDとしては中立という立場だ。しかし、実際には、メモリ規格が揺れる時は、その背後にCPUメーカーがついていることが多い。CPUベンダーに、DRAMベンダー数社がついて陣営を形成して、特定の規格を推進するケースは、これまでにも何回かあった。例えば、AMDがJEDEC内で現在推進しているDDR2-1066は、AMDとMicron、Hynixが推進しているという。NGM Diffについても、CPUベンダーの何らかの思惑が働いている可能性はある。

　実際、CPUベンダーはNGM Diffのような、転送レートが飛躍的に高いメモリを求めている。それは、従来の汎用コンピューティングCPUから外れた、高スループットのプロセッサを開発しているからだ。数十個ものCPUコアを搭載し、浮動小数点演算に特化したプロセッサでは、CPUコアにデータを転送するために膨大なメモリ帯域が必要となる。つまり、既存のメインストリームメモリより、転送レートを大幅に高めたメモリが必要とされている。

　例えば、PLAYSTATION 3(PS3)では、9個のCPUコアを搭載したCell Broadband Engine(Cell B.E.)に対して、3.2Gbpsの転送レートのXDR DRAMによる、64-bit幅インターフェイスで25.6GB/secのメモリ帯域を実現している。今後のハイスループットプロセッサでは、50GB/secクラスのメモリ帯域が必要になると推測される。

　Micronの示したNGM Diffのロードマップは、まさに、こうしたニーズに合致する。NGM Diffのターゲットは最大6.4Gbps。それに対して、XDR DRAMのターゲットは3.2～6.4Gbpsからそれ以上(8Gbpsも睨む)で、両メモリのターゲットとする周波数帯はほぼ重なる。つまり、NGM Diffは、XDR DRAMの占める転送レートをカバーするメモリの必要があると想定して開発されている可能性が高い。ちなみに、来年の市場導入で、5Gbps以上を狙うGDDR5も、転送レートでは、もう1つの対抗馬となる。

□関連記事
【8月7日】【海外】岐路にさしかかるDDR3モジュール
http://pc.watch.impress.co.jp/docs/2007/0807/kaigai379.htm

□バックナンバー

(2007年8月7日)

[Reported by 後藤 弘茂(Hiroshige Goto)]