笠原一輝のユビキタス情報局

Low Power IAプラットフォームの未来




 Intelは3月にドイツで開催されたCeBITにおいて、熱設計消費電力(Thermal Design Power、TDP)が3Wの、従来の超低電圧版CPUよりも省電力なLPIA(Low Power IA)向け未発表プロセッサのプレビューを行なったが、来週中国の北京で開かれるIntel Developer Forum(IDF)で、そのLPIA向けプロセッサの正式発表を行なうと見られている。

 それについて、IntelのLPIA向けプラットフォームのロードマップも徐々に明らかになってきた。ここでは、その戦略について、レポートしよう。

●2007年のプラットフォームとして用意されるMcCaslinプラットフォーム

 このLPIA向けのプロセッサは、「Stealey」(スティーリー)の開発コードネームで知られている。800MHz〜600MHzの動作周波数で動作し、L2キャッシュは512KB、Intel SpeedStepテクノロジにも対応しているなどの特徴を備えているなどは既報の通りだ。

 このStealeyだが、新しいコードネームこそついているものの、製造プロセスルールは90nmで、DothanコアのCeleron M(現行Meromコアの2世代前のコア)がベースになっており、特に目新しいことがあるわけではない。1.3GHzでの動作が可能な超低電圧版のダイをベースに、動作クロックと動作電圧を下げたバージョンとなっているので、TDP 3Wというのも特に驚くべきものではない。

 だが、驚くべきは、Apple TVのレポートでも触れたように、そのパッケージだ。Stealeyを中心とした2007年のLPIA向けプラットフォームは、Intelの内部で「McCaslin」(マッカスリン)という開発コードネームがつけられており、プロセッサのStealey、チップセットの「Little River」(リトルリバー、開発コードネーム、Intel945 Gベース)とICH7-Uから構成されている。McCaslinプラットフォームのパッケージは、従来のモバイル向けプラットフォーム(たとえばNapaプラットフォーム)のそれに比べて圧倒的に小さくなっている。

 Intelに近い関係者によれば、こうした新パッケージを開発するにあたり、各チップのピン配置などを見直したという。こうしたチップの中で大部分を占めるのは、電源周り(電源とグランド)のピンなのだが、たとえば複数の電源関連の配線を1つにまとめるなど配線数を減らし、それにより外部に出すピン数を削減したという。なお、サウスブリッジに関しては必要のない出力、たとえばICH7は8ポートのUSBがあるが、モバイル向けにはこんなに必要ないのでその出力を減らすなどと見直しを行ない、ピン数の削減を実現しているという。

 余談になるが、先日のApple TVのレポートでは、GPUとなるGeForce Go 7300をノースブリッジのPCI Express x16に接続していると予想したが、Little Riverはベースになったと思われるIntel 945GMS(27x27mm、998ピン)よりも、小さなパッケージ(22×22mm)が採用されている。当然、ピン数も998ピンより少ない可能性が高いと考えるのが自然だ。となると、Intel 945GMSでもサポートされていないPCI Express x16が用意されていると考えるのは難しいだろう。従って、GeForce Go 7300は、PCI Express x1でサウスブリッジに接続されていると考えるのが妥当ではないかと思う。

 動画再生だけにGPUを利用しているのであれば、PCI Express x1でも性能的には全く問題ないはずだと考えられるし、Apple TVをハックしてMac OS Xを走らせてベンチマークをとっているレポートなどを見ると、3Dの結果だけがあまりよくないことを考えても、おそらくそうした接続になっている。

Apple TVに搭載されていたStealeyと思われるプロセッサ。14.5×19mmの超小型パッケージを採用している McCaslinプラットフォームのチップセットLittle Riverと思われる22×22mmの超小型パッケージのIntel 945GUXとかかれたチップセット ICH7UとかかれたMcCaslinプラットフォームのサウスブリッジと思われるチップ。15×15mmとこちらも超小型

修正したApple TVのブロックダイアグラム。GPUはサウスブリッジに接続されていると考えるのがより論理的
 

●McCaslinのターゲットプライスは500〜600ドルレンジ

 IntelがMcCaslinプラットフォームで挑むもう1つの難題は、UMPCの製造コストという課題だ。おそらく読者の中にもUMPCを検討してみたいというユーザーも少なくないと思うのだが、それが10万円を超えるような価格であると聞くとちょっと尻込みしてしまう人も少なくないのではないだろうか。

 実はそれこそがUMPCが登場からずっと抱えている課題だ。たとえばUMPCはフルサイズのキーボードを備えていない。これだけでも、フル機能を備えたノートPCに比べて機能が少なくなっている。もちろんそれだけでなく、液晶のサイズも小さかったり、HDDの容量も小さいなど、スペックだけ見るとネガティブな要素が少なくないのだ。それなのに、UMPCの価格は決して安価ではない。

 なぜそうなってしまうのかと言えば、簡単に言ってしまえば製造に利用するコンポーネントの価格(BOM:Bill Of Material)が、一般的なノートPCよりも高くついてしまうからだ。たとえば、液晶パネルはその最たる例と言える。“規模の論理”ビジネスの代表格である液晶パネルの価格は、パネルの大きさよりも、そのパネルがどのぐらい供給されているかで価格が決まる。だから、今の市場においてもっともポピュラーなサイズである14型や15型程度のパネルがもっとも安価で、それによりももっと小さいパネルの方が高価であるという逆転現象が起きてしまう。

 だから、最初の世代のUMPCでは、カーナビ用に開発された7型のWVGA(800×480ドット)液晶を採用した。カーナビ用の液晶をそのまま転用すれば、それなりのボリュームがあるため、安価な価格で購入することができるからだ。それでも、第1世代のUMPCは1,000ドルを超える価格がつけられていた。同じように1,000ドルだせば、15型のパネルを搭載したノートPCが買えるのに、あえてUMPCを購入するというユーザーは、筆者のようなガジェット好きだけに限定されてしまう。これが第1世代のUMPCが抱えていた問題だ。

 そこで、IntelはこのMcCaslinにおいて大胆なアプローチを採る。というのも、Intelの取り分を少なくしても、UMPCを立ち上げるという方向性を打ち出しているのだ。情報筋によれば、IntelはOEMベンダに対して、500〜600ドル程度がMcCaslinが量産された際のターゲット価格であると伝えているという。であれば、Intelの取り分、つまりCPU+チップセットは少なくとも100ドルは切っていないと厳しいのではないだろうか。現時点では、McCaslinを構成するコンポーネントの価格の確定情報はないのだが、Stealeyのベースが90nmのCeleron Mであることもそれと関係している可能性が高い。すでに減価償却が終わっている90nmのラインで作ればかなりの低コストでStealeyを製造できるからだ。

●歓迎する日本のPCベンダ、しかし台湾のODMのサポートが今後の課題

 このMcCaslinだが、日本の大手PCベンダは軒並み歓迎しているという。日本の大手PCベンダは、以前よりIntelに対してより小さいパッケージを要求していた。それが受け入れられたわけだし、かつそれが安価に提供されるとあれば、何もネガティブな要素はないからだ。

 ただし、そうした小さいパッケージを利用することは、基板の製造コストを押し上げることは間違いない。この点だけは唯一ネガティブな要素となっている。こうした超小型パッケージを利用する場合には、8層基板では厳しく、場合よっては10層基板が必要になる。層数が増えれば増えるほど製造コストは上昇するので、あまり嬉しくない事態だ。しかし、日本のメーカーの場合は、こうした製品は低価格のモデルよりも、もう少しプレミアムをつけた製品に採用することが多い。ソニーの「VAIO type U」が、UMPCの価格帯よりも若干上に位置しているのがその代表例と言えるが、故に大きな問題にはならないだろう。

 しかし、UMPCを製造したいと考える台湾や中国のODMメーカーにとってはやや大きなハードルになっている。そうしたメーカーは、日本のメーカーに比べて10層やそれ以上といった多層基板に取り組んだ経験が少なく、かつ設計も日本メーカーのように自分で図面を引くのではなく、Intelのデザインガイドを元に製造する例がほとんどだ(だから低コストで作れるのだが……)。仮にIntelの思惑通りに、UMPCの価格を500〜600ドルレンジに押さえたいのであれば、台湾や中国のODMメーカーのスキルを上げてもらい、これらの多層基板も安価にできる体制を作っていく必要があるといえるだろう。

●2008年にはMenlowプラットフォームで、2009年にはSoCで携帯電話を狙う

 IntelはMcCaslin後の計画も着々と進めている。情報筋によれば、Intelは2008年の第2四半期に開発コードネーム“Menlow”(メンロー)と呼ぶ次世代プラットフォームを計画している。Menlowは、次世代プロセッサの“Silverthorne”(シルバースロン)、チップセットの“Poulsbo”(ポールスボー)から構成される。これらの詳細は今のところ明らかになっていないが、Silverthorneは45nmプロセスルールで製造される新型プロセッサであること、熱設計消費電力が現行プロセッサ(5.5W)の10分の1になること(つまり約0.5W)、パッケージが現行Core 2 Duo/Pentium Mに比べて7分の1になることなどが明らかになっている。そうしたことから、Silverthorneのパッケージサイズは、現行の35×35パッケージ(1,225平方mm)の7分の1ということになるので、175平方mm程度に収まる計算になる。

 また、情報筋によればPoulsboのパッケージは、Little Riverとほぼ同じものになる可能性が高いとのことで、UMPCでDirectX 10対応のニーズがほとんどないことを考えると、G33/Q35などに利用されているDirectX 9世代に対応したGen3.5世代のGPUを内蔵したBearlake-Gベースのチップセットになる可能性が高いのではないだろうか。Bearlake-G+でサポートされるDDR2に比べてDDR3が低消費電力であることを考えても、そのあたりに落ち着く可能性が高いと思われる。そうしたことをまとめると、図のように、Menlowのプラットフォームは3つのチップ合計で884平方mm程度になると推定することができる。

IntelのLPIAプラットフォームのパッケージサイズ(筆者予想)

 Menlowではシステム全体の消費電力をさらに下げることができる可能性がある。Intelに近い筋によれば、McCaslinプラットフォーム(CPU+NB;SB)全体のTDPは10Wを割っており、バッテリ駆動時間に影響する平均消費電力も2Wを切っているという。Stealeyが3Wであるので、SilverthorneがIntelの想定通り0.5W前後を実現できたとすれば、システム全体で2.5W下げることが可能になる。さらに、チップセット側でも消費電力が低減できれば7Wと、3つのチップで一昔前の超低電圧版CPU並の熱設計消費電力に落とし込むことができるようになる可能性がある。

 ここまでくれば、ウィルコムの「W-ZERO3」やイー・モバイルの「EM-ONE」のようなプラットフォームにLPIAを採用するというのも、十分実現可能なレベルに近づいてくる。PDAにx86という一昔前なら冗談に過ぎなかった話が、現実味を帯びてくるわけだ。

 情報筋によれば、Menlowはちょうど2008年の今頃の発表、投入が予定されており、次回のCeBITあたりで搭載製品がデビューするというのがありそうなストーリーではないだろうか。

●果たしてx86ベースのSoCは、iPhoneのプロセッサとなりうるのか?

 さらに、2009年にはMenlowの後継となるSoC(System On a Chip、1つのチップにすべての機能を詰め込んだチップのこと)がデビューする予定だ。今のところこのSoCの仕様などは全くわかっていないが、可能性として高いのは、Menlowのプラットフォームの3つのコンポーネント(Silverthorne、Poulsbo、ICH)の要素を詰め込んだものになるというものだ。

 となると、CPU-ノースブリッジ間のFSB、ノースブリッジ-サウスブリッジ間のDMIがそれぞれ必要がなくなるので、必要なのはCPUの電源ピン、ノースブリッジの電源+メモリ+グラフィックス出力の各ピン、サウスブリッジのDMI以外ということになる。そうなると、さらにピン数を減らすことができるので、Menlowの884平方mmよりもさらに小さいパッケージを採用することが可能になるだろう。

 IntelがこのSoCで狙うマーケットは、ずばりAppleの「iPhone」が今後作り出す市場だろう、と筆者は考えている。iPhoneのプロセッサは未だに詳細が発表されていないが、おそらくARMベースのものだと言われている。いずれにせよ明らかなことは、x86ではないということだ。だから、iPhoneはMac OS Xベースと言われてはいるが、バイナリ互換ではないため、そのままではx86版Mac OS Xのバイナリは走らせることができない可能性が高い(そもそもiPhoneはユーザーがアプリケーションを走らせることができない仕様であるようなのだが……)。

 なぜ、今のiPhoneにx86が乗せられないかと言えば、理由は大きく2つある。1つは実装面積の問題だが、これは2009年のSoCで解決できる可能性は高い。しかし、もっと問題なのは消費電力だ。TDPの問題もそうなのだが、それよりも厳しいのは平均消費電力とスタンバイ電力と呼ばれる待ち受け時の消費電力が携帯電話が求めるレンジより遙かに大きいことだ。

 たとえば、ソフトバンクモバイルのスマートフォン「X01HT」は、4.81Whのバッテリを搭載している。これで連続通話時間が240分、連続待ち受け時間が250時間となっている。これから計算すると平均消費電力が1.2025W、スタンバイ電力が0.01924W、つまり19.24mWであることがわかる。むろんこれらの数値はCPUやチップセットのみならず、無線や液晶などを含んだ数値であるため、McCaslinプラットフォームが液晶や無線部分、ストレージ、メモリなどを含まないで平均消費電力が2W以下というのが、いかに厳しい数字であるかおわかりいただけるだろう。

 仮に、今のx86のシリコン(たとえばMcCaslinプラットフォーム)で、iPhoneを作れば、おそらく連続通話時間は半分以下で、待ち受け時間も半分以下という、携帯電話としては使い物にならないものにしかならないだろう。だから、iPhoneはIAベースじゃないというのは納得のいく話だ。

 2009年のSoCに課せられた使命は、液晶や無線を含んで平均消費電力が1W前後となり、かつスタンバイ電力がmWレベル、できればその1桁下のマイクロWレベルにまで落とすことができるか、というところにあるのではないだろうか。もし、Intelがそれに成功すれば、2009年、もし2009年がだめならその1、2年後にはx86ベースのiPhoneが市場に登場するというのも、あながちあり得ない話ではないのだ。

 来週北京で行なわれるIDFでは、このあたりの問題に対してIntelが何らかのヒントをくれることを期待したい。

□関連記事
【4月2日】【笠原】Apple TVハードウェアレポート
http://pc.watch.impress.co.jp/docs/2007/0402/ubiq183.htm
【3月29日】【笠原】リビングで使う“据え置き型iPod”「Apple TV」
http://pc.watch.impress.co.jp/docs/2007/0329/ubiq182.htm

バックナンバー

(2007年4月16日)

[Reported by 笠原一輝]


【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp ご質問に対して、個別にご回答はいたしません

Copyright (c) 2007 Impress Watch Corporation, an Impress Group company. All rights reserved.