後藤弘茂のWeekly海外ニュース

Rev. Fの次の次に来るAMDの次世代コア「Hound」




●Rev. Fの次はHoundでCPUアーキテクチャを拡張へ

 新世代のK8「Rev. F(Revision F)」を発表したAMD。以前、このコーナーでAMDが次の65nmプロセスコアRev. Gでもアーキテクチャ拡張を行なう可能性をレポートしたが、それは間違いだった。Rev. Gは、ほぼRev. Fと同じ機能のコアに留まり、その次の「Hound(ハウンド)」ファミリでK8コアの大規模なアーキテクチャ拡張を行なう。AMDは、6月1日(日本時間6月2日深夜)の「AMD Technology Analyst Day」で、CPUロードマップを明らかにする予定だが、それに先駆けて、日本で開催されたラウンドテーブルで一部を明らかにした。

 下がAMDのCPUコア部分を比較したチャートだ。今回明らかになったのは、中央のコアは製品化されないエンジニアリングサンプルで、実際のRev. Gとは異なること。一番下のHoundコアで、一気にアーキテクチャを拡張する。

K8 Processor Cores
(別ウィンドウで開きます)
PDF版はこちら

AMDのDirk Meyer(ダーク・メイヤー)氏

 AMDのDirk Meyer(ダーク・メイヤー)氏(President & COO)は、このチャートについて次のように語る。

 「図の中の上(のCPUコア)はRev. Fだ。真ん中のは製造プロトタイプで、Rev. Gではない。下のあなたがRev. Hと呼んでいるものは、我々が『Hound(ハウンド)』と呼ぶ次世代コアのうちの1つだ」

 Meyer氏は、AMDコアが機能的にはRev. FからHoundファミリへと移行すると認めた。つまり、最初の65nmプロセスとなるRev. Gでは、Rev. Fからの機能拡張はない。あるAMD関係者によると、Rev. Gはほぼオプティカルシュリンクに近いコアだという。今まで想定したような、Rev. Gでの命令フェッチ回りの強化はなく、次のHoundコアでまとめてCPUコア機能の強化が行なわれる見込みだ。ちなみに、以前、AMDが顧客にRev. Hと説明していたコア世代は、現在はHoundとなっているようだ。機能拡張の結果、もはやK8ではなくなったという位置付けなのかもしれない。

●HoundコアでSIMD浮動小数点演算性能を2倍に

 以前のレポートでも説明した通り、Houndコアではかなり大幅な機能拡張が行なわれる。機能拡張の概要は、Spring Processor Forumで公開されたクアッドコアCPUで説明されている。

AMDのPhil Hester(フィル・へスター)氏

 「クアッドコア(のCPUコア)は、基本的なパイプラインは今日の(コア)と似ているが、より拡張する。特定の事項に特化したマイクロプロセッサの変更を行なっている。例えば、演算ユニットの数は、64bit浮動小数点から128bit浮動小数点へと倍増させる。これは、我々がハイパフォーマンスコンピューティングの顧客から学んだ結果を反映させている。また、SSE命令でも、いくつかのマイナーな命令セット拡張も行なう。これは、特にグラフィックスとセキュリティ暗号化のためのものだ」とAMDのPhil Hester(フィル・へスター)氏(Senior Vice President & Chief Technology Officer, AMD)は説明する。

 Houndコアの拡張の最大の目玉は、この浮動小数点演算ユニットの拡張だ。「より大きな浮動小数点ユニットのおかげで、2倍(演算スループット)になる」とMeyer氏は語る。Houndコアでは、既存の浮動小数点演算パイプの横にもう1個の浮動小数点演算パイプが加えられている。

 Meyer氏によると、この拡張によってSSEのSIMD浮動小数点演算性能が2倍になるという。倍精度では2加算と2乗算の合計4オペレーションを1サイクルで実行できるという。ただし、Meyer氏は「これはSSE演算」と語っており、スカラ演算の拡張ではなく、SIMD演算のみの拡張となる。例えば、128bit浮動小数点演算が可能になったわけではない。

 AMDとIntelはどちらも、128bitのSIMDオペレーションを、実際には64bit演算ユニットを2サイクル回すことで実行していた。しかし、Houndコアでは64bitパイプを加えたことで、128bit幅のSIMD演算を1サイクルスループットで実行できるようになる。2個の64bit倍精度演算をパック化して実行できるため、演算の論理性能は2倍となる。単精度の場合も同様に2倍となる。

●CPUコアはサーバーとモバイルに分化

 AMDは同社のコアを2方向へと分化させることも示唆する。

 「我々の将来では、最適化の設計スポットが2つある。1つはサーバーエリアで、パフォーマンス、パフォーマンス/電力、スケーラビリティを狙う。もう1つはモバイルスペースで、こちらは特に高い電力効率を狙う。これら(2つ)のコアテクノロジで、サーバーとモバイルの両エリアに加えてデスクトップエリアも対応できるだろう。データセンターとモバイルだけでなく、デスクトップでも2つのコア設計を使えると考えている。電力効率が、全てのレンジの製品で重要になっていくと考えているからだ」とHester氏は語る。

 つまり、CPUコアのマイクロアーキテクチャ自体は、高パフォーマンスかつ高電力効率のコアと、モバイル向けの非常に電力効率の高いコアの2タイプを設計すると推定される。Houndコアは、間違いなくサーバー向けコアだ。その上で、2つのコアをデスクトップ市場にも持ち込んでゆくというシナリオになる。詳細はAnalyst Dayで明らかになるはずだが、順当に考えれば、サーバー向けに機能拡張を行ないパフォーマンスを引き上げるコアを用意。モバイル向けには、パフォーマンス拡張は最小に留めたコアを投入する可能性が高い。デスクトップはどういう区分になるかわからないが、両コアが混在するのかもしれない。

 もっとも、コアが共通していても、他のユニットは異なる可能性がある。AMDはCPUのユニットのモジュラー化を進めているからだ。

 「我々は、将来のコアをかなりモジュラー化して設計している。そのため、市場のニーズの変化に応じた新バージョンのCPUを比較的簡単に作ることができる」(Hester氏)

 モジュラー化によってバリエーションを増やす新コアの登場は「2007〜2008年のタイムフレームから始まる」(Meyer氏)という。

●マルチコアではキャッシュ階層を深める

 また、Hester氏は、CPU設計のバリエーションの一例として、クアッドコアでL3キャッシュを加えることを挙げた。AMDは、今後、マルチコア化の進展にともなってキャッシュ階層を深め、キャッシュ効率を上げることにフォーカスするという。

 「我々が将来重要だと考えいてる事項の1つは、キャッシュ効率の向上だ。我々は、どんどんコアを加えて行く。それに従って、CPUのメモリ帯域のニーズは、パラレルメモリチャネルの帯域増加のペースよりも速いペースで、増えてしまう。そのため、我々はメモリ階層の向上を行なう必要がある。その場合、クリティカルに重要なことは、キャッシュ構造の効率の向上だ。そこで、さまざまな技術を研究している。また、そのためにも、我々はCPU設計のモジュラー化を進めている。どんなメモリ技術をCPU内部で使う必要があっても、対応できるようにモジュラー化する」(Hester氏)

 つまり、DRAMの転送レートの向上ペースは遅いので、マルチコア化に追いつかない。そのため、将来は、現在より大容量で深いキャッシュを持たないと、メモリアクセスがボトルネックになって性能が上がらなくなる。そのため、キャッシュが重要なカギになるというわけだ。

 また、AMDはRev. FでCPUソケットを一新しつつある。同社の場合、CPUにDRAMインターフェイスを統合した都合上、CPUのメモリインターフェイスを拡張する毎にソケットも更新する必要がある。ソケット互換性は「最小でも2世代」(Meyer氏)という。つまり、Rev. Fで導入した新ソケット群は、Rev. Gまでは保証される。

●CPUのダイサイズをほぼ一定に保つ

 AMDはマルチコア化へと進むが、ダイサイズ(半導体本体の面積)は、ほぼ同レベルを保つ見込みだ。下が想定されるAMD CPUのダイサイズだ。Rev. FのダイはISSCCでの発表時のサイズなので製品版では多少シュリンクしている可能性があるが、おおまかなサイズは変わらないはずだ。

AMD CPU Die Size(Partly Guesstimated)
(別ウィンドウで開きます)
PDF版はこちら

 Hester氏は、同社のダイサイズの戦略を次のように説明する。

 「一般的に言うと、業界には3つの異なる(ダイサイズの)スイートスポットがある。我々の過去(のCPU)を見ても、3つのダイサイズがあることがわかるはずだ。あなたの図で言うと、1番下の(小さな)ダイは、エントリレベルでパフォーマンスは最小だ。コストが重要な市場向けというのが、一般的な傾向だ。中央の(中間サイズのダイ)は、我々がプライスパフォーマンスまたはメインストリームと呼ぶものだ。1番上の(最大のダイ)は、パフォーマンスオリエンテッドで、歩留まりが制約される。この3つの帯は、将来に渡っても継続されるだろう。厳密には、色々なバリエーションがあるが、一般的な傾向では3つのスイートスポットが続く」

 つまり、AMDはCPUコアのサイズを、CPUタイプ毎に3レベルに保ち、その中でパフォーマンスを向上させて行く戦略を採る。これはIntelと基本的には同じだ。

 最大のダイは200平方mm前後のダイサイズで、現在は2MB L2キャッシュ(1MB×2)版のデュアルコアK8系がこのサイズに位置する。しかし、次の65nmプロセスでは、クアッドコアのHoundも、大まかにはこの位置に来ることをAMDは認めている。

 整理すると、新アーキテクチャあるいは拡張アーキテクチャの最初の世代の高パフォーマンスCPUは、200平方mmのダイサイズからスタートする。最近のパターンでは、200平方mmクラスのダイのCPUからの派生で、キャッシュ量を減らすなどの軽量化を図ったバージョンが120〜140平方mmのメインストリームクラスに来る。そして、バリュークラスは、通常は1世代前のアーキテクチャのCPUとなる。1世代前のアーキテクチャが、メインストリームを占める場合もある。

 プロセス世代で見ると、1アーキテクチャが2〜3プロセス世代に渡って製造され、次へバトンタッチされる。このパターンは踏襲されており、シングルコアK8、デュアルコアK8はこのコースを辿っている。

 「K8は130nmプロセスで作られ、それから、90nmにシュリンクした。次にデュアルコアを90nmで加え、デュアルコアK8は65nmへと向かう。これがRev. Gだ。そして、65nmでNew Coreが登場する。これがHoundで、次にはHoundを45nmに移行させる」とMeyer氏は説明する。

 Houndも、シングル/デュアルコアK8と同じコースを辿るわけだ。

 また、Meyer氏によると「CPUの平均ダイサイズは少しずつだが大きくなって行く見通しだ。デュアルコアのニーズが高まるためだ」と言う。

 CPUダイの3バンドは維持しつつ、より高パフォーマンス品へとニーズの移行によって平均サイズは徐々に大きくなると見ているようだ。

●新Fab 38で勝負に出るAMDの製造戦略

「Fab 38」に名称変更されるFab 30

 AMDが同程度のダイサイズを保ち、しかも平均サイズは緩やかに増えるということは、同社がFab戦略も変更することを物語っている。AMDが発表した「Fab 38」の計画がこれだ。

 AMDは、現在独ドレスデンにあるFab 30でCPUを製造しており、隣接して建てた新しいFab 36の稼働を開始している。AMDはこれまでCPU製造向けの先端Fabは1カ所だけに限定してきた。つまり、Fab 36が軌道に乗れば、Fab 30はCPU製造からフェイドアウトするのが常だった。

 新Fab 36は、従来のFab 30の約1.5倍の製造能力を持つ。しかし、同社が目標とする2008年に1億個のCPU製造するキャパシティ(うち自社Fab分は約8千万個と推定される)を達成するためには、平均ダイサイズを縮小しない限りFab 36単体では達成できない。AMDがダイサイズを保つということは、同社が継続して2 FabでCPUを製造することを意味している。

 AMDは現状で新Fabを建設してないため、製造キャパシティを増強するには、従来のFab 30を65nmプロセスへと移行させる必要がある。ところが、それにはいくつかハードルがある。建設から6年が経つFab 30の施設では、かなり改良しないと長期的に微細化したプロセスに追随して行くのは難しい。また、Fab 30は200mmウェハFabで、Fab 36の300mmウェハ設備とは互換性がない。AMDは、設備導入やプロセス開発のコストを削減するためには、Fab 30の設備を換装して300mmウェハFab化する必要がある。これらの拡張には膨大なコストが必要となるため、AMDがそこまで思い切るかどうかには疑問があった。

 しかし、結果から言えば、AMDはギャンブルに出た。Fab 30を大改装し、300mmウェハベースのFab 38として新生するという。そのため、25億ドルと、実質新Fab建設に匹敵する投資を行なう(この中にはFab 36拡張への投資も含まれる)。

AMDのプロセス技術&Fab推定ロードマップ
(別ウィンドウで開きます)
PDF版はこちら

 この計画が示すのは、AMDが本気でIntelに挑むつもりであるということだ。おそらく、2008年に1億個という数字は通過点に過ぎない。2つのFabがフル稼働すれば、キャパシティはそれを超えるからだ。Fab 36は、計算上では現在のダイサイズのCPUを、6千万個/年以上製造できるキャパシティを備える。それにFab 38を加え、さらにファウンドリChartered Semiconductorに製造委託する分を含めると、2009年以降は1億個を超えるだろう。だとすると、目標は、市場シェアの50%確保だと推定される。

 しかし、AMDは新たに25億ドルの投資を行なう。それを回収できるだけの市場シェアと利益を上げるという重たい荷物も背負うことになる。AMDは、Fab戦略についても、Analyst Dayで発表するという。

□関連記事
【5月30日】AMD、Fab 30を300mmウェハに拡張し「Fab 38」に名称変更
http://pc.watch.impress.co.jp/docs/2006/0530/amd.htm
【5月22日】【海外】AMDがK8コアの浮動小数点演算ユニットを2倍に
http://pc.watch.impress.co.jp/docs/2006/0522/kaigai272.htm
【5月3日】【海外】クアッドコアCPUを2段階投入するAMDのロードマップ
http://pc.watch.impress.co.jp/docs/2006/0503/kaigai267.htm
【4月28日】【海外】“CPU 1億個=PC市場シェア40%”AMDが始めた25億ドルの大バクチの理由
http://pc.watch.impress.co.jp/docs/2006/0428/kaigai266.htm

バックナンバー

(2006年5月31日)

[Reported by 後藤 弘茂(Hiroshige Goto)]


【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp ご質問に対して、個別にご回答はいたしません

Copyright (c) 2006 Impress Watch Corporation, an Impress Group company. All rights reserved.