45nm 153Mbit SRAM

1月25日(現地時間)発表

　米Intelは25日(現地時間)、45nmプロセスを用いた世界初のSRAMチップの製造に成功したと発表した。今後、開発/評価を続け、2007年下半期にCPUへ応用させる見込み。

　今回、試作したのは、セルサイズ0.346平方μm、ダイサイズ119平方mm、容量153MbitのSRAMチップ。ダイサイズ110平方mmで、70Mbitだった65nmの試作品から、ほぼ同サイズで倍の容量を実現。

　また、65nm製品と比較して、トランジスタのスイッチング速度を2割向上させつつ、漏れ電流は8割、トランジスタスイッチング電力は3割削減した。

　このSRAMチップに、PROMや、レジスタファイル、I/O回路、PLL/Clockなどを付加したシャトルテストチップの製造にも成功しており、今後CPUをはじめとしたロジック回路への応用もスムーズに行なわれるものと見込まれている。

　同社はこれまで、「ムーアの法則」通り、2年毎にプロセスルールを縮小することに成功しており、さらにこの先の2009年には32nmへの移行を見据えている。

　45nmプロセス製品の製造は、米アリゾナのFab32、およびイスラエルのFab28などで開始される予定。

メモリセル拡大写真	シャトルテストチップ。上段がSRAM、中段はSRAM、PRAM、I/O回路などを含み、下段はディスクリートテスト構造

□Intelのホームページ(英文)
http://www.intel.com/
□ニュースリリース(英文)
http://www.intel.com/pressroom/archive/releases/20060125comp.htm
□ニュースリリース(和文)
http://www.intel.co.jp/jp/intel/pr/press2006/060126.htm
□関連記事
【2005年12月2日】Intel、イスラエルに45nmプロセスのFab 28を建設
http://pc.watch.impress.co.jp/docs/2005/1202/intel.htm
【7月26日】Intel、アリゾナ州に45nmプロセス向け300mmウェハ工場を建設
http://pc.watch.impress.co.jp/docs/2005/0726/intel2.htm
【2004年8月30日】Intel、65nmプロセスの70Mbit SRAMの製造に成功
http://pc.watch.impress.co.jp/docs/2004/0830/intel.htm

(2006年1月26日)

[Reported by wakasugi@impress.co.jp]