12月6日(現地時間)発表

　米IBMと米AMDは6日(現地時間)、米国ワシントンD.C.で開催されているInternational Electron Devices Meetingにおいて、65nmプロセスにおける取り組みの成果について公表した。

　両社が共同開発した65nmプロセス技術は、SOI(Silicon-On-Insulator)ウェハ上で、Dual Stress LinerおよびStress Memorization技術と呼ばれる歪み技術を用い、シリコン素材にembeddedシリコンゲルマニウム(e-SiGe)を使用。

　これにより、歪み技術を用いないチップに対して、消費電力と発熱を抑えつつ、40%のトランジスタ性能向上を実現した。また、このプロセス技術では、lower-kと呼ばれる低誘電層間絶縁膜も採用されている。

　両社は、先だって共同開発提携の延長および、より微細なプロセス技術開発への取り組みを発表しており、今回公開された技術は、将来のプロセス技術へも応用していくとしている。

□AMDのホームページ(英文)
http://www.amd.com/
□ニュースリリース(英文)
http://www.amd.com/us-en/Corporate/VirtualPressRoom/0,,51_104_543~103048,00.html
□IBMのホームページ(英文)
(12月7日現在、この権に関する情報は掲載されていない)
http://www.ibm.com/
□関連記事
【11月1日】AMD、IBMとの新トランジスタなどの開発で協業
http://pc.watch.impress.co.jp/docs/2005/1101/amd2.htm
【2004年12月13日】AMDとIBM、消費電力を上げずに性能を向上させる半導体製造技術
http://pc.watch.impress.co.jp/docs/2004/1213/amdibm.htm
【2003年1月9日】AMDとIBM、チップ製造技術開発で提携
http://pc.watch.impress.co.jp/docs/2003/0109/amdibm.htm

(2005年12月7日)

[Reported by wakasugi@impress.co.jp]