Fall Processor Forum 2005レポート

講演者のDavid Williamson氏(Co-Architect and Validation Lead)

カンファレンス会期：10月25日～26日(現地時間)

会場：米カリフォルニア州サンノゼ　DoubleTree Hotel

　今回のFall Processor Forum 2005、メインテーマは「マルチコア」であるものの、シングルコアでも大きな動きがあったので先に紹介したい。英ARMのハイエンドプロセッサコア「Cortex-A8」(開発コード名「Tiger」)である。

　ARMは10月上旬に開発者会議を開催し、「Cortex-A8」の内容を一部公表していた。ARMプロセッサとしては初めてのスーパースカラー構造、2.0DMIPS/MHzの処理性能、低消費65nmプロセスで製造したときの動作周波数が600MHz、マイクロアーキテクチャはARMv7といった内容である。ライセンス先としては米Freescale、松下電器産業、韓国Samsung Electronics、米Texas Instruments(TI)がすでに決まっている。

　Fall Processor Forum 2005では技術面に絞って「Cortex-A8」の内容が公表された。ここでは講演内容の詳細をお伝えする。

　まず最初に、ARMが考える応用分野の要求仕様が紹介された。ARMプロセッサの最大顧客である携帯電話機を想定し、将来の進化を見据えたものだ。携帯電話機用プロセッサには、オーディオ処理、ビデオ処理、ゲームグラフィックス処理を並行して実行できる性能が要求される。消費電力と回路面積を抑えながら、処理性能を向上させる必要がある。

講演タイトル。ARMでは初めてのスーパースカラープロセッサである	携帯電話機などのワイヤレス分野がプロセッサに要求する項目

●2命令を同時に発行

　こういった要求に応えるべく開発された「Cortex-A8」の概要とロードマップが、次に示された。2命令を同時に発行するスーパースカラー構造、13段とARMプロセッサとしては最も長大なパイプラインなどが特徴である。最大動作周波数は1GHz、最大性能は2,000DMIPSに達する。

「Cortex-A8」の概要。高性能版の90nmプロセスで製造すれば、1GHzで動くとする。また低消費電力版の65nmプロセスで製造すれば、600MHz動作での消費電力は300mW未満で済むという	ロードマップ。「Cortex-A8」コアのライブラリは、2006年前半に登場する。なおARM11コアのマルチコアプロセッサ(ARM11 MPCore)は、ここでは示されていないものの、4コアのときに2,640DMIPSの性能を達成している

　「Cortex-A8」のマイクロアーキテクチャであるARMv7は、前世代であるARMv6ではオプションであったセキュリティ機能「TrustZone」とコード圧縮命令「Thumb-2」の両方を取り込んだ。またJavaのJIT(just-in-time)実行技術である「Jazelle-RCT(Realtime Compilation Target)」と、マルチメディア処理用DSP拡張「NEON」を搭載した。

ARMv7アーキテクチャ。JavaのJIT(just-in-time)実行技術であるJazelle-RCT(Realtime Compilation Target)、マルチメディア処理用のDSP拡張「NEON」を搭載した	スーパースカラーの設計思想。アウトオブオーダーよりも簡素なインオーダーを採用し、命令当たりのクロック数および消費電力を低く抑えた

●ARM13段、NEON10段の長大なパイプライン

「Cortex-A8」のパイプライン構成。ARMプロセッサが13段、NEONが10段のパイプラインを備える。NEONはARMプロセッサの後段に接続される	制御フローの詳細。動的分岐予測を搭載する。予測確度は95%と高い

命令発行サイクルの詳細。D3ステージでクロスチェックを実行することにより、相関のある2命令の発行を可能にしている	命令実行サイクルの詳細。2本のALUパイプライン(ALU0とALU1)と1本のロード/ストアパイプラインで構成される。2本のALUパイプラインの中で1本(ALU0)は乗算器パイプラインを兼ねる	メモリーシステムの詳細。5段のロード/ストアパイプラインと9段のBIUパイプラインで構成される

　DSP拡張であるNEONの内容も明らかになった。NEONは64bitのSIMD(single instruction multi-data)アーキテクチャで動作し、ARMv6が搭載していたSIMD拡張に比べて2倍～4倍の処理性能を実現する。

NEONとARMプロセッサのインターフェイス。複雑に絡みあっている	NEONの内部ブロック。整数乗算器、浮動小数点乗算器、浮動小数点ベクトル演算器などが積まれている。実行段のパイプラインはすべて64bitのSIMD(single instruction multi-data)	実行性能。MPEG-4で圧縮したVGA(640×480ドット)の画像を30フレーム/secで伸長する場合、必要な動作周波数は107MHz。なお上のグラフは、2005年5月のSpring Processor Forumで発表したものと基本的に同じである

□Fall Processor Forum 2005のホームページ(英文)
http://www.instat.com/fpf/05/index.htm
□ARMのホームページ
http://www.jp.arm.com/
□関連記事
【10月24日】Fall Processor Forum、24日開幕
～メインテーマは「マルチコア」
http://pc.watch.impress.co.jp/docs/2005/1024/fpf01.htm
【5月31日】Spring Processor Forum 2005レポートリンク集
http://pc.watch.impress.co.jp/docs/2005/link/spf.htm
【2004年5月21日】【大原】組み込み用マルチコアプロセッサ「ARM MPCore」
http://pc.watch.impress.co.jp/docs/2004/0521/epf02.htm

(2005年10月26日)

[Reported by 福田昭]