後藤弘茂のWeekly海外ニュース

Transmetaが次世代CPU「Efficeon-3」の概要を発表




●毎プロセス世代に1つの新CPUアーキテクチャ

David R. Ditzel氏
 米サンノゼで10月4日から開催されたFall Processor Forum(旧名Microprocessor Forum)で、Transmetaは「Efficeon」ファミリの今後の展開を明らかにした。それによると、出荷が始まっている90nmプロセス版のEfficeon-2の後、アーキテクチャを改良したEfficeon-3が同じ90nmプロセスで登場するという。また、64bit命令拡張やバーチャルマシン支援機能のサポートや、TransmetaのCPUコアのライセンスといった将来の方向についても説明した。その他、会場では、2GHz動作のEfficeon-2のデモなども行なった。

 Efficeonは、Transmetaの2世代目のCPUアーキテクチャ。0.13μm版のEfficeon-1に続いて、90nmプロセス版のEfficeon-2も出荷が始まっており、同CPUの搭載ノートPCがシャープから発表されている。スピーチに立ったTransmetaのデビッド・R・ディツェル(David R. Ditzel)共同創業者兼副会長兼CTO(Co-Founder, Vice-Chairman and CTO)は、さらに、Efficeon-3の開発が進んでいることを明らかにした。

 Transmetaの開発サイクルは、1プロセス世代毎に新CPUアーキテクチャを導入し、各CPUアーキテクチャが2プロセス世代にまたがるというもの。プロセスの微細化のサイクルは2年毎なので、Transmetaは2年毎に新CPUアーキテクチャを導入し、その2年の間に一回、シュリンク版CPUを導入することになる。

 例えば、0.13μmでは2003年にEfficeon-1を導入し、今年2004年にEfficeon-1のアーキテクチャをほぼそのまま90nmプロセスへと移したEfficeon-2を発表した。そして、90nmプロセスで、おそらく2005年に新アーキテクチャのEfficeon-3を導入し、2006年頃に使えるようになると見られる新プロセス65nmへはEfficeon-3をそのまま移行させたEfficeon-4を持ってくる。

 新CPUアーキテクチャは、成熟したプロセス技術で導入。新プロセスへは、既存の設計のCPUアーキテクチャを持ってくるわけだ。「新アーキテクチャを新プロセスで導入するというリスクは避ける」とDitzel氏はこの戦略を説明する。必ず、新CPUアーキテクチャ+旧プロセス、旧CPUアーキテクチャ+新プロセスという組み合わせになるようにする。

Transmetaのプレゼンテーション
1プロセス世代ごとに2つのアーキテクチャ 第2世代の目標 チップの外観
第2世代のEfficeon アンチウイルス機能 SSE3を装備
Efficeon-2 ダイのレイアウト 左が0.13μm版のEfficeon-1、右が90nm版のEfficeon-2

●インターフェイス回りを大きく拡張するEfficeon-3

 この戦略のため、Efficeon-1と2、Efficeon-3と4がそれぞれ同アーキテクチャとなる。つまり、Efficeon-3では、アーキテクチャ自体が大きく拡張されるわけだ。Ditzel氏が明かしたEfficeon-3の拡張点は以下の通り。

(1)改良されたマイクロアーキテクチャ
(2)高いワークロード/クロック
(3)少ないゲート/クロック
(4)2倍のキャッシュメモリ
(5)3倍高速なDRAMバス
(6)4倍高速なHyperTransport

 (1)改良されたマイクロアーキテクチャについては、今回、概要は紹介されなかった。ちなみに、プレゼンテーションでは改良(Improved)となっていたが、Ditzel氏は新しい(Brand-new)だと強調していた。しかし、開発期間を考えると、現実的には現行Efficeonの改良型アーキテクチャと予想するのが妥当だと見られる。

 (2)高いワーク/クロック。クロック当たりの処理能力を高めることはTransmetaのもともとのフィロソフィだ。元々、EfficeonのターゲットはIPC(instruction per cycle:1サイクルで実行できる命令数)を5+命令/サイクルにすることにあった。そこに向けてよりチューニングを進めると見られる。

 (3)少ないゲート/クロックの実現は高クロック化のためと見られる。クロック当たりのゲート数を少なくすれば、1クロック当たりのサイクルタイムを短くできる。つまり、より高クロック化が容易になるわけだ。90nm版のEfficeon-2のターゲットクロックは最高2GHz。Efficeon-3は、2GHz以上を狙うことになる。

 これは、パイプラインをより深くすることを意味している。しかし、Efficeonのパイプラインは現状でも6段+フェッチ(整数演算時)と、現行のx86系CPUの中では際だって短い。そのため、効率をそれほど落とさずに、ある程度のパイプラインの深化は可能だと見られる。

2GHzのEfficeon-2でHDTVビデオのデコードのデモを公開した
 ちなみに、Transmetaは現在、低消費電力モバイルノートPCよりも高パフォーマンスが必要とされる市場も狙っている。具体的にはMedia Center PCやSTB(セットトップボックス)などだ。また、ブレードサーバーを足がかりに、サーバーにも入ろうとしている。そのため、パフォーマンスのスケーラビリティを必要としている。それが、より高クロックを狙う理由だと見られる。Processor Forumの会場では、HD解像度のWMVのデコードを2GHzのEfficeon-2で行なうデモを見せていた。

 (4)2倍のキャッシュメモリ。現行のEfficeonのL2キャッシュは1MB(低価格版は512KB)なので、Efficeon-3のL2キャッシュは2MBとなる。その分、ダイサイズ(半導体本体の面積)が増えるわけだが、Efficeon-3は65nmプロセスへとシュリンクすることを前提としているため、L2キャッシュを増量するものと見られる。

●HyperTransportの拡張はPCI Expressのため

 (5)3倍高速なDRAMインターフェイスは、簡単に推測ができる。現在のEfficeonはシングルチャネル(64bit)のメモリインターフェイスを内蔵しており、DDR-400をサポートする。3倍ということは、デュアルチャネルメモリでDDR2-667をサポートするという意味に置き換えることができる。メモリ帯域は3.2GB/secから10.7GB/secへと広がることになる。DDR2はDDRより電源電圧とI/O電圧がともに下がるため低消費電力化でも効果がある。それを考えると、Efficeon-3でのDDR2サポートは自然な流れに見える。

 (6)4倍高速なHyperTransportも簡単に推測ができる。Efficeonは、システムバスにAMDが開発したHyperTransportを採用している。Efficeon-1のHyperTransportは8/8(上り8bit/下り8bit)の16bit幅で、ベースクロックは400MHz、ピン当たり転送レートは800Mtps(transfer per second)、バス帯域は1.6GB/secだ。これが4倍になると、帯域は6.4GB/secという計算になる。

 Efficeon-3のHyperTransportについてDitzel氏は「(バス幅が)広くなるのと、(転送レートが)速くなるのと両方だ」と説明する。バス幅を16/16の32bit幅へ、転送レートを1600Mtpsへとそれぞれ2倍にすると、ちょうど帯域は6.4GB/secになる。ちなみに、これは、従来のAthlon 64ファミリやOpteronのHyperTransportの構成と同じだ。

 Efficeon-3がHyperTransportを4倍も高速化することには理由がある。それはPCI Expressのサポートのためだ。「PCI ExpressはEfficeon側ではなく、チップセット側でサポートする。PCI Express x1だけでなく、グラフィックス向けのPCI Express x16もチップセットでサポートする。AMDと同じ方式になる。そのために、チップセットとの間を4倍高速なHyperTransportで接続する」とDitzel氏は言う。

 実際にはPCI Express x16のピーク帯域は8GB/secであるため、6.4GB/secでも足りないが、現実問題としては十分という判断だと思われる。また、このことから、Efficeon-3ではAGPポートをCPU側に内蔵しない可能性が高いと推測される。だとすると、CPUの構成としては、極めてK8(Athlon 64/Opteron)系に近いことになる。

 こうしてみると、Efficeon-3は、システムアーキテクチャ面での改良が大きいことがよくわかる。

●64bit命令拡張や仮想マシン支援機能なども

 さらに、Ditzel氏はその他の将来計画についても、多少言及した。

(1)メインストリームノートPCでのより高クロック化
(2)低消費電力化
(3)新省電力機能LongRun2
(4)仮想化(バーチャルCPU)
(5)TransmetaテクノロジのSOC(System on a Chip)コア向けのライセンス
(6)64bit命令拡張
(7)65nmプロセス

 (1)より高クロック化と(2)低消費電力化は、表裏一体の関係にある。ノートPCのように、TDP(Thermal Design Power:熱設計消費電力)の制約が強いマシンの場合、CPUを低消費電力化すれば、それだけ同じTDP枠で高クロックのCPUを搭載できるようになる。

 (3)新しい省電力機能LongRun2については、今回は何も新情報の公開がなかった。LongRun2の目玉は、回路設計技術により、トランジスタのしきい電圧(VtまたはVth)も動的に上げることで、サブスレッショールドリーク(漏れ)電流(Subthreshold Leakage)を下げる点。Ditzel氏は「Efficeon2には、すでにLongRun2の回路を実装している。しかし、Fabレベルでの検証にはまだ時間がかかる。発表にはまだしばらく時間がかかる」と言う。

 (4)バーチャルCPUは、IntelやAMDが打ち出している、PC CPUの新路線だ。現在はソフトウェアとして実装されている仮想マシンを、CPUハードウェアが支援できるようにする。そのために、OSの下のレイヤで仮想マシンマネージャ(VMM:Virtual Machine Manager)ソフトが動作できるメカニズムを実装する。

 今回明らかになったのは、Transmetaもこの機能の実装に向かったことだ。「(仮想マシンマネージャソフトの)標準が出てきたら、サポートできるようにしたい」とDitzel氏は言う。MicrosoftやIntelは、次期Windows「Longhorn(ロングホーン)」時に、このハードウェア支援仮想マシンを使えるようにしようとしている。おそらく、Transmetaも同様のタイミングを考えていると見られる。

 実際、Transmetaの場合には、すでにある程度似たようなメカニズムをCPU側に備えている。コードモーフィングソフトウェア(CMS:Code Morphing Software)が、OSの下のレイヤで動作する仕組みになっているからだ。つまり、Transmetaにとっては、すでに通ったことのある道というわけだ。

 (5)Transmeta CPUコアのライセンスについてもDitzel氏は言及した。Crusoeを発表した当時、Transmetaはコアのライセンスは行なわないと明言していた。しかし、同社は現在スタンスを変えており、SOC向けにコアを供与する方向にあるという。おそらく、ダイサイズの小さいCrusoe系コアをライセンスしようと考えていると見られる。0.13μm版Crusoeは大手ファウンドリであるTSMCで製造しているため、顧客側がTSMCを使っている場合には採用しやすいという利点もある。

 (6)64bit命令拡張のサポートも示唆された。Ditzel氏はスピーチの中で「(64bitの)ソフトウェアとアプリケーションが出てきたら対応できるようにしたい。すでに、AMDから64bit技術(AMD64)のライセンスは受けている」と語った。つまり、AMD、Intelに続いてTransmetaも64bitへと舵を切るわけだ(Centaur Technology/VIA Technologiesも64bit対応を今回明らかにした)。

Efficeonのロードマップ 次の予定

 もっとも、Ditzel氏に直接聞くと、次の世代ですぐに対応するという話ではないようだ。「64bitは、現在はまだソフトウェアが整っていない。本格的な対応はLonghornになるだろう。そのLonghornがいつかが問題だ。まだ対応する時間は十分にある」とDitzel氏は言う。Ditzel氏がLonghornを2007年と見ているとすれば、64bit対応は次の次の世代、つまり、Efficeon-5/6になる。

 (7)65nmプロセスも、次の大きなステップだ。Transmetaは、0.18μmはIBM、0.13μmはTSMC、90nmは富士通と、ほぼプロセス世代毎にファウンドリを変更している。最適なファウンドリを選ぶことができるファブレス企業の強みを活かしていると言うこともできるが、製造パートナーについては迷走している感は否めない。65nmをどうするかは、注目される。

●デスクサイドにEfficeonを96個

 この他、Ditzel氏は現在出荷しているEfficeon-2の新しい仕様も紹介した。MicrosoftのWindows XP SP2のData Execution Protection (DEP)に対応した保護機能の搭載と、SSE3命令のサポートだ。「DEPのサポートは、低消費電力CPUでは初めてだ。我々の場合、実装が簡単だったのはコードモーフィングソフトウェア(CMS:Code Morphing Software)で実現しているからだ。小さな変更でもシリコンを変更するとなると時間がかかる。しかし、我々の場合には、ソフトなので迅速に対応できる。また、既存のEfficeonも、CMSの変更だけでこの機能に対応ができる」とDitzel氏は言う。

 また、Ditzel氏は、熱問題は、ノートPCだけでなくあらゆるコンピュータの設計の最大の懸案事項になっていると説明。同社のアーキテクチャがより広い市場へと展開する可能性を語った。

96個のEfficeonを搭載したクラスタ構成のワークステーション
 その例として紹介したのが、Orion Multisystemsが開発したEfficeonベースのデスクサイド型クラスタードワークステーション。デスクサイド型の筺体に、合計96個のEfficeon-2を搭載、ピーク性能で300GFLOPSを達成するという。

 Ditzel氏は、こうしたマシンが可能になる理由として、EfficeonのTDPが他のサーバー向けCPUより1桁小さく、パフォーマンス/消費電力が非常に優れることを強調した。Ditzel氏によると、TDP当たりのSPECベンチマークの値は、サーバーCPUが10〜17/watt程度なのにEfficeon-2の場合は、整数演算のSPECintで97.6/watt、浮動小数点演算のSPECfpで77.5/watt。Efficeon-2の方が5-6倍高いという。

 ノートPC市場では退潮のTransmetaだが、CPU業界のトレンドは消費電力当たりのパフォーマンスの向上へと向かっている。その意味では、Transmetaの設計思想が生きてくる時代に入ったことになる。

□Fall Processor Forumのホームページ(英文)
http://www.mdronline.com/fpf04/
□関連記事
【9月13日】Transmeta、90nmプロセスの「Efficeon TM8800」発表
http://pc.watch.impress.co.jp/docs/2004/0913/transmeta.htm

バックナンバー

(2004年10月7日)

[Reported by 後藤 弘茂(Hiroshige Goto)]


【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp 個別にご回答することはいたしかねます。

Copyright c2004 Impress Corporation, an Impress Group company. All rights reserved.