11月24日(現地時間)発表

　米Intelは24日(現地時間)、65nmプロセスを用いたSRAMチップの完全動作品の製造に成功したと発表した。同社では2005年に、300mmウェハーでの65nm半導体の量産を開始する予定。

　同社は過去15年間、2年ごとに製造プロセスの縮小を果たしてきたが、今回は、同社が90nmのSRAMチップを初めて製造してから20カ月で65nmプロセスの製造に到達した。

　この新技術では、ゲート長35nmのトランジスタを導入。プロセスルールの縮小により、1つのウェハーから採れるチップ数が増えるほか、より容量の大きなキャッシュの内蔵が可能となった。

　また、第2世代の歪みシリコンの採用により、2%のコスト増で、駆動電流を上げることで、トランジスタ速度を向上させ、8層の銅配線と低誘電率(Low-k)材料の使用により、チップの内部速度の向上、消費電力の低減を実現した。

　65nm半導体の製造は、米オレゴン州ヒルズボロにある最新の開発ラボ「D1D」で行なわれる。

□Intelのホームページ(英文)
http://www.intel.com/
□ニュースリリース(英文)
http://www.intel.com/pressroom/archive/releases/20031124tech.htm
□ニュースリリース(和訳)
http://www.intel.co.jp/jp/intel/pr/press2003/031125d.htm
□関連記事
【2002年8月19日】Intelの90nmプロセスCPU「Prescott」は2003年後半に登場
http://pc.watch.impress.co.jp/docs/2002/0819/intel.htm
【2000年11月8日】Intel、銅配線の0.13μmプロセス開発完了を発表
http://pc.watch.impress.co.jp/docs/article/20001108/intel.htm

(2003年11月25日)

[Reported by wakasugi@impress.co.jp]