■後藤弘茂のWeekly海外ニュース■ 次世代メモリモジュール規格で激突するIntelとAMD

　JEDEC(米国の電子工業会EIAの下部組織で、半導体の標準化団体)でのDRAMの規格化作業で、Intelがどんどん影響力を増している。そのため、DRAMのスペックでも、IntelとAMDが激突を始めたらしい。DRAMアーキテクチャが、CPUの設計にも大きな影響を及ぼすためだ。

　特に現在両社が激しく争っているのは、次世代メモリモジュールだとあるメモリ業界関係者は証言する。なぜ、メモリモジュールでIntelとAMDがそんなにぶつかるのか。それは、DRAMアーキテクチャの高速化の限界が見えてきて、「Hub on DIMM(HoDまたはH-DIMM)」や「Fully Buffered DIMM(FB-DIMM)」といった新しいアプローチが出てきたためだ。このうち、FB-DIMMはIntelからの提案と言われている。

　以前のレポート「2006年にはDIMMスロットはたった1スロット/チャネルに?」で紹介したように、次世代メモリDDR2の高速版や、次々世代メモリDDR3向けのDIMMとして、現在、メモリモジュール上にHub(またはBuffer)を置いて、駆動能力を上げるアイデアが出ている。

　これらのアイデアでは、チップセット(ノースブリッジチップ)やCPUのメモリコントローラは、DRAMではなくHubチップにアクセスするようになる。そのため、誰かがコントローラ－Hubチップ間のインターフェイス規格策定で主導権を握ってしまうと、その企業がCPUやチップセットの設計で優位に立ってしまう。そこで、AMDは必死にIntelに対抗しようとしているようだ。

従来のDIMMとHub on DIMM PDF版はこちら

●HoDとFB-DIMMでメモリ容量減少の問題を解決

　現在DRAMが抱えている問題は、DRAMインターフェイスが高速化して行くと、1メモリチャネルに接続できるDIMM枚数とDRAMチップ数が減っていってしまうというものだ。特に、DDR3世代でピン当たりの転送レートがGtps(giga transfer per second)に達すると、Registered DIMMであっても2Slotに2BankのDIMMを挿せなくなると言われている。つまり、システムに搭載できるメモリ容量が減っていってしまうのだ。

　そこで、HoD/FB-DIMMでは、Hub/bufferがアドレスとコマンドだけでなく、データも中継することで、2Slotで2Bankを維持できるようにしようとする。チップセット/CPUがDRAMに直接アクセスする代わりに、Hub/bufferがDIMM上の各DRAMチップにアクセスする。

HoDで変わる? メモリアクセス PDF版はこちら

　このアイデアでは、まず第一に、データ線までバッファする点が、アドレス/コマンドしかバッファしないRegistered DIMMとは異なる。「1Gtpsオーバーではデータ線に限界が来る。1モジュール当り2本(2Bank分)の信号を2モジュール分もドライブできなくなる。だからHubは必然」とある業界関係者は言う。

　しかし、現在、多少は明らかになっているHoD(H-DIMM)の方の構想を見ると、たんなるバッファリングに留まらない拡張も考えているように見える。HoDでは、Hubとコントローラまたは他のHubの間をポイントツーポイントで接続する。そして、HubとDRAMチップ間もポイントツーポイント型で接続する。ただし、DRAMは2Bank分あるので、ここは実際には“ポイントツー2ポイント”、つまり2つのDRAM群に対して、ポイントツーポイントの接続となる。

　また、HoDではHub－コントローラ間の転送レートを、Hub－DRAM間の転送レートの2倍にするというアイデアもあるようだ。例えば、DRAM－Hub間が1Gbpsで、Hub－コントローラ間が2倍の2Gbpsといった転送レートも考えられているようだ。そうすると、1チャネル当たりのデータ転送レートは2倍になるわけだ。複数Hub間をポイントツーポイントで接続するという話もあるという。このあたりのインターフェイスの仕様が、IntelやAMDが衝突するポイントになっているようだ。

●HoD/FB-DIMMは“DDR2.5”的なソリューション

　有効に見えるHoDだが、じつはHubを必ずしもDIMM上に載せなければならないというわけではない。マザーボード上に設置するアプローチもある。というより、バッファをメモリコントローラとDIMMの間の伝送路に設置するという方が、これまでの伝統的な手法だった。Hubをどちらに載せるかの違いで、常識的に考えれば、マザーボード上の方がDIMMを変えなくてもすむ分だけいいように見える。

　しかし、今はDRAM業界はDIMM上にバッファを搭載する方向へ向かって、真剣に検討を始めていると、ある業界関係者は言う。理由はいくつか想定されるが、Intelに関して言うと、これまでもDIMMの側のスペックをきつくしてマザーボードのスペックを緩くする方向を目指してきた。例えば、RDRAMの時がそうで、RIMMのスペックを厳しくすることで、マザーボードは(相対的に)作りやすかった。また、HoDで、Hub－コントローラ間の転送レートも上げようとするなら、必然的にDIMM上に載せた方がよくなる。

　もっとも、実際にはHoD/FB-DIMMは、これから検討に入る段階で、何も決まっていないという。一応、JEDEC内部でタスクグループが作られ討議されるようだが、本当に採用するのか、Hubにどれだけの機能を持たせるのかといったことも、まだわからない。「暗黙の了解として64bitデータバス幅にすることや1モジュール2Bankをドライブすること、スタック型のチップの使用もできるようにすることが了解されている程度」とあるDRAM業界関係者は言う。

　また、HoD/FB-DIMMは、そもそもはDDR3のためのアイデアとして提案されたが、現在はDDR2から採用することを中心に検討されている。「DDR2を800Mtpsまで伸ばすための策として浮上してきた」(あるDRAM業界関係者)からだ。だから、導入時期もDDR3より先になりそうだが、まだよく見えない。

　もっとも、最初の来年前半のDDR2-400/533の立ち上げでは、まだHoD/FB-DIMMは採用されない。DDR2は、今、スペックがほぼまとまっているメモリモジュールのまま行くようだ。だから、DDR2の立ち上げが遅くなるといった影響は出ないと見られる。DDR2にHoD/FB-DIMMが採用されるのは、DDR2-800を睨んだもので、時期的にはまだ2-3年ほど先になる。「言ってみればDDR2.5」と評する業界関係者もいる。

●Hubソリューションの問題はコストと性能

　HoD/FB-DIMM自体も、様々なハードルを抱えている。例えば、あるDRAM業界関係者は「Hubのコストは上乗せできるのかどうかが問題だ。Hubを載せても同じ価格しかつけられないなら、モジュールを作る方は苦しい」と言う。RambusのLaura Stark氏(Vice President, Memory Interface Division)も「バッファの搭載はコスト増になる。少なくともPCではサポートしにくいだろう。低コストが要求されるからだ。その点で(RDRAMやXDR DRAMには)アドバンテージがある」と指摘する。同様に、コスト面の問題を指摘する人は多い。

　しかし、それ以上に問題となるのはむしろ性能面だ。あるDRAM業界関係者は「HubをDIMMの上に載せるようなアイデアは、昔からあって新しい話ではない。しかし、この手の仕組みは、性能面で問題がある。それはメモリアクセスのレイテンシが増えてしまうからだ」と指摘する。レイテンシの問題は、多くの業界関係者が指摘している。

　ただし、総合的なレイテンシを増やさないこともできる。それは、メモリアクセスの手法を変えてしまうことだ。例えば、AMDのOpteron/Athlon 64はDRAMインターフェイスを内蔵しているためメモリレイテンシが短い。だから、同様にIntelもCPUにHubインターフェイスを統合すれば、CPUが直接DIMM上のHubにアクセスすることになり、レイテンシはノースブリッジチップの分、削減される。つまり、HoD/FB-DIMMのようなソリューションが標準になると、もしかすると、CPUにHubインターフェイスを統合するのがトレンドになる可能性もある。

　そう考えると、Hubインターフェイスの規格化はますますCPUメーカーにとって重要になる。Intelがここで主導権を握ったりすると、Hubインターフェイスを内蔵するAMD CPUにとっては不利な事態になることも考えられる。

　というわけで、DDR2の先の解決策として見えてきたHoD/FB-DIMMだが、それも、今後長期に渡って解決を提供できるものではない。「別に(HoD/FB-DIMMで)根本的な問題が解決するわけではない。DDR3世代の延命策にしかならない」とあるDRAMベンダー幹部は指摘する。つまり、本当にピン当たり数Gtpsのデータ転送をやろうとするなら、もっと根元的な技術革新が必要だというわけだ。

　そのためのポイントは、すでに見えている。まず今のDRAMのように1チャネル当たり64bitの広いインターフェイス幅を、もっと狭いインターフェイスに変える。その上で、さらにピン間のクロックスキュー対策の技術を開発して、スキューによる高速化の壁を取り去る。そして、1クロック当たり多値の伝送ができる信号技術を開発する。

　こうして見ると、再びRDRAMが向かおうとしていた方向性へと戻る必要が出てくることがわかる。そして、そうしたDRAMの未来を暗示するのがRambusのXDR DRAMだと言う声もある。

　「Yellowstone(XDR DRAM)そのものが解になるかどうかはわからない。しかし、Yellowstoneのように、インターフェイス幅を狭めて高速化する技術が、将来重要になることは確かだ」とエルピーダメモリの犬飼英守氏(マーケティングアンドデザイニングオフィス、チーフストラテジオフィサー)は言う。

　そのXDR DRAMを搭載したPlayStation 3は、おそらく2005年に登場する。デスクトップPCの約3倍のメモリ帯域で。

□バックナンバー

(2003年7月29日)

[Reported by 後藤 弘茂(Hiroshige Goto)]