■後藤弘茂のWeekly海外ニュース■ SCEIの次世代携帯ゲーム機「PSP」は “スーパープレステ”だ

E3直前のブリーフィングで、久夛良木社長は「21世紀のウォークマン」と「PSP」を紹介した

　ソニー・コンピューターエンタテインメント(SCEI)が、「PSP(PlayStation Portable)」で、携帯ゲーム機に本格参入する。2004年末に登場する予定のPSPは、PlayStationアーキテクチャをベースにしたと見られる3Dゲーム機。基本機能は、もちろんGAMEBOY ADVANCE(GBA)をはるかに上回る。

　しかも、PSPは、PlayStationを携帯ゲーム機に仕立てたというだけのシロモノではない。PlayStation＋αの機能を持つ、いってみれば“スーパープレステ”だ。これだけインパクトのあるニューカマーは、これまで携帯ゲーム機市場にはなかった。

　だが、PSPが狙うのは、携帯ゲームという(比較的)小さな市場だけではない。PSPのスペックから透けて見えるのは、PSPをゲームだけでなく多様なコンテンツのプレイヤーにしようという意図だ。PlayStation 2が“家庭のエンターテイメントセンター”を狙うのと同様に、PSPは“個人の携帯エンターテイメント端末”の座を狙っていると思われる。その意味では、「21世紀のウォークマン」(ソニー・コンピューターエンタテインメント、久夛良木健代表取締役社長兼CEO)が、まさしく正しい形容だ。

　SCEIが現在公開しているPSPのスペックは以下の通り。

●半導体部分
ワンチップソリューション(CPU、グラフィックス、サウンドetc)

CPU

• MIPS 32コア
• メインメモリ(エンベデッドメモリ)
• 90nmプロセス
• クロック未定

グラフィックス

• 3Dポリゴン
• 3Dカーブサーフェイス(NURBS)
• MPEG4 & 最新コーデック

サウンド

• 3Dサウンド
• PCM
• ATRAC、AAC...
• リコンフィギュラブル(re-configurable)DSP

I/O

• USB 2.0
• メモリースティックインターフェイス

●その他

スクリーン

• バックライト付きワイドスクリーン
• 480×272ドット(16:9)
• 4.5インチ

メディア

• UMD(Universal Media Disc)
• 直径60mm(2.4 inch)
• 1.8GB(2層記録)
• セキュアROMカートリッジ(コンテンツ保護技術)

バッテリ

• リチウムイオンリチャージャブル
• AC/DCアダプタ(オプション)

オーディオ出力

• ステレオスピーカ
• ステレオヘッドセットアウトプット

SCEIが公開したPSPのスペック

　このスペックから、推測できるのは、PSPの実体は「PlayStationアーキテクチャをベースに機能を大きく拡張し、周辺チップとメモリも含めてワンチップ化。それに、液晶ディスプレイと新光ディスクドライブをつけた携帯マシン」ということだ。拡張機能としては、カーブサーフェスのNURBSのサポートやMPEG-4コーデック、3Dサウンドなどの機能が加わった。

　まだ、スーファミレベルの2Dの世界に留まる携帯ゲーム機では、PSPの機能は水準を大きく超える。しかし、半導体の観点から見ると、これは当然の展開だ。むしろ、チップのコストだけを考えるなら、時期的には遅すぎるくらいだ。というのは、ムーアの法則が効いているからだ。

●半導体技術の流れからすると当然の存在

　そもそもPlayStationやPlayStation 2は、かなり“半導体屋的”な発想で設計されている。例えば、PlayStationは将来、高集積化することをある程度想定して設計された節がある。

　PlayStationは、十数チップの構成からスタートし、プロセス技術の進歩とともに徐々に集積化してチップ数を減らした。高集積化すると、個別のディスクリートチップだった時と比べて、コストと消費電力が下がる。コストが下がるのは、チップのダイサイズ(半導体本体の面積)が小さくなり1枚のウエーハから大量のチップが製造できるようになるためだ。

　PlayStationのチップセットは、最初の登場時には0.6μmと報道されていた。それに対して、今回のPSPのチップは90nmで製造される。半導体のプロセスとしては5世代進んだ技術となる。半導体チップは、同じトランジスタ数なら1世代でダイサイズ(半導体本体の面積)は約半分になる。その法則に従って、90nm版のPlayStationチップセットのサイズを計算すると、なんと、初代チップセットの約3%程度になってしまう。

　実際には、リニアにシュリンクできない部分もあるので、それよりは大きくなる。しかし90nmプロセスなら、ほんのツメの先ほどの面積で、最初PlayStationのロジックチップセットを製造できるのは確かだ。実際、PlayStation 2でもメインチップが0.25μm世代の時から、PlayStationチップセットはPlayStation 2のI/Oプロセッサとして搭載されていた。

　トランジスタ数から見ても、この流れはわかる。PlayStationのCPU＋ジオメトリチップは、約百万トランジスタと報道されていた。これは、CPUで言えば486クラス。それに対して、現在のCPUは0.13μm世代で数千万トランジスタ、90nm世代では1億トランジスタを超えるCPUが出てくる。ちなみに、SCEIの久夛良木氏が'99年のMicroprocessor Forumで行なったプレゼンテーションでも、90nm世代(当時は0.01μm世代と呼んでいた)では数億トランジスタをPlayStation 2のCPUの後継チップに集積できると説明していた。

●空きスペースに新機能を詰め込む

　もっとも、チップを小さくするのには限界がある。それは、信号と電力のための端子のために、一定のパッド数が必要だからだ。このパッドの数によってダイサイズを小さくできる限界が決まる。これは「パッドリミット」と呼ばれる。つまり、90nmプロセスでPlayStationチップセットが小さくできても、結局はパッドリミットで一定の面積が必要なので、ダイ(半導体本体)上の面積が無駄に空いてしまうわけだ。パッド数にも依存するが、ハイパフォーマンスCPUだと50平方mm以下にはならない。

　そうすると、PSPでは、空いたダイ上のスペースに何を入れるかという話になる。実際、PC向けチップセットなどでは、こうしてパッドリミットのダイサイズに収まる限りの機能を入れ込むという方法で設計している。

　SCEIは、まず第1にそのスペースに残った周辺機能やメインメモリDRAMを搭載する。その結果、DRAMチップが不要になる。PlayStationのメモリは全部合わせても28Mbit(3.5MB)程度。これなら、90nmで楽に搭載できる。おそらく、PSPはそれ以上のDRAMを搭載するだろう。また、これには部品調達上の利点もある。というのは、小容量のDRAMはもう生産が終局へ向かいつつあるからだ。

　さらにSCEIは、空いた面積にPlayStationを拡張する新機能を搭載する。それは、3Dカーブサーフェイス(NURBS)、MPEG-4などのコーデックエンジン、そしてリコンフィギュラブル(re-configurable)DSPと、おそらくリコンフィギュラブルDSPを使った3Dサウンド機能などだ。

　しかし、エンベデッドDRAMやこれらのエンジンを搭載しても、PSPチップのダイはそれほど膨らまない。十分経済的なダイサイズに収まると考えられる。PlayStation 2でさえ、90nm世代では、CPU(Emotion Engine)とGPU(Graphics Synthesizer)を統合したワンチップで、わずか86平方mmに過ぎない。PSPチップは、それよりはるかに小さいはずだ。

　こう考えると、PSPの機能は、半導体技術の進歩の当然の結果であることがわかる。大幅な機能拡張も、実はチップの空きスペースを考えると、自然な方向だ。

　しかし、SCEIは、もし単純にPlayStation程度の機能の携帯ゲーム機を作ろうとしたら、ダイサイズを考えれば90nmまで待たなくても作れたはずだ。それができなかった理由は、いくつか思い当たるが、おそらく最大の理由は消費電力とメディアだ。

　携帯ゲーム機では、システム全体の平均消費電力を、多くても2W台に押さえ込まなければならないと推定される。それは、3Dゲーム機にとってかなり難しい。そして、メディアはそれ以上に携帯ゲーム機にとって課題だ。次回は、そのあたりをレポートしてみたい。

□関連記事
【5月14日】これは21世紀のウォークマンだ!
新携帯プラットホーム「PSP」の開発を夛良木社長が発表(GAME)
http://www.watch.impress.co.jp/game/docs/20030514/psp.htm

□バックナンバー

(2003年5月16日)

[Reported by 後藤 弘茂(Hiroshige Goto)]