■後藤弘茂のWeekly海外ニュース■ パイプラインを拡張して高クロック化を図るPrescott ～Intelキーパースンインタビュー [前編]

ウイリアム・M・スー副社長兼ジェネラルマネージャ

　4月9日～11日まで開催されたIntelの開発者向けカンファレンス「Intel Developer Forum(IDF)」。今回は、Intelのデスクトップ部門を担当する、ウイリアム(ビル)・M・スー(William M. Siu)副社長兼ジェネラルマネージャ(Vice President and General Manager, Desktop Platforms Group)に、今後の戦略を伺った。インタビューは、ライター笠原一輝氏と共同で行なっている。

●パイプラインも拡張したPrescott

[Siu氏] 後藤さん、あなたが書いた記事を見た。Nehalemのダイサイズを含めたロードマップだが、どこからそんな情報を得たのか。

[Q] 全くの推測だ。Intel CPUのダイサイズには一定のパターンがあるので、ある程度は推測ができる。

[Siu氏] 次回、あなたがロードマップを作る時は、まず私に見せて欲しい(笑)。

[Q] IntelはDDR400をサポートするが、DDR400のステイタスと供給状況は。

[Siu氏] DDR400はIntel 875チップセットと、あとで発表するIntel 865チップセットでサポートしている。今のところ、顧客側では、メモリの供給について大きな問題は発生していない。

[Q] DDR400のメモリタイミングは、どれが主流になると思うか。

[Siu氏] 今は、実際のデータを持っていない。しかし、DDR400のアベイラビリティを見る限り、低レイテンシのDDR400の歩留まりはかなり高いようだ。

[Q] AMDは1MB L2キャッシュ版「Athlon 64」を9月に発表すると見られる。これにはどう対抗するのか。

[Siu氏] 後藤さんのロードマップを見ないと(笑)。競合相手がこの種の製品を計画しているのは知っている。我々が遅れを取っていないと確信がある。

[Q] それは、1MB L2キャッシュの次世代CPU「Prescott(プレスコット)」が控えているからか。

[Siu氏] Prescottは2004年の強力な製品になるだろう。Prescottのいくつかの特長はIDFですでに説明した。あの時話さなかったことを付け加えると、Prescottでは、パイプラインも拡張されており、もっとスケーラブルに性能を伸ばすことができる。パイプラインの拡張と90nmプロセスで、より高い周波数を実現する。さらに、次々世代の「Tejas(テハス)」はもっと大きくアーキテクチャを改良する。

●トレースキャッシュも拡張

Prescottのダイの写真(右)

[Q] パイプラインがPrescottの最重要な拡張なのか。

[Siu氏] 1番がパイプラインの拡張、2番目が13の新命令だ。新命令の多くは、ビデオやHyper-Threadingの性能を改良するためのものだ。デジタルホームでもっとも重要になるのはビデオ性能であるため、ここを強化した。

[Q] Prescottでパイプラインステージを増やしたのは、高クロック化のためか。

[Siu氏] パイプラインを延長する目的は2つだ。1つはHyper-Threadingの性能向上のため。2つ目はより高い周波数を実現するためだ。

[Q] 長いパイプラインはキャッシュミス時のペナルティが増えるといったトレードオフがあり、単純には性能が上がらない。

[Siu氏] 確かに、トレードオフがある。パイプラインが長いほど高速にできるが、キャッシュミスした場合には、多くの命令をフラッシュしなければならない。しかし、ペナルティがあっても、最終的には高速化が重要だ。

[Q] Prescottではキャッシュサイズも増やすと聞いた。

[Siu氏] L1とL2のどちらのキャッシュも増やす。それによって、キャッシュミスのトレードオフを最小にする。

[Q] トレースキャッシュ(L1命令キャッシュ)も増やすのか。

[Siu氏] そうだ、少しだけだが。パイプラインを変えると、その度にアーキテクチャ全体を再バランスしなければならない。L1、L2ともに増やす必要が出てくる。また、Hyper-Threadingでも、新しいキャッシュ要求が発生する。我々は、過去数年こうしたHyper-Threadingのためのチューニングの開発努力をしてきた。Hyper-Threadingを実装するよりも、(それに合わせてマイクロアーキテクチャを)チューニングすることの方が時間がかかる。(Hyper-Threading時の)実際のソフトの動作についての知識も必要になる。

●Tejasでは回路設計の改良で高速化

[Q] Pentium 4では命令フェッチ帯域が1サイクルに3内部命令(uOP)だが、Prescottではこれは拡張したのか。

[Siu氏] 何も変化がなかったと思うが、確かではない。

[Q] Pentium 4のALU(整数演算ユニット)は1ユニットが16bit幅だ。これは拡張するのか。

[Siu氏] Prescottで? そのはずだ。

[Q] Prescottでは、さらに整数演算パイプラインがデュアル構成になっているようだと、あるプロセッサアーキテクトがレポートしている。

[Siu氏] それは、わからない。

[Q] Hyper-Threadingの拡張は? サポートするスレッド数を2から4に増やしたりはしないのか。

[Siu氏] 物理的スレッドのことなら、特に考えていない。そうした拡張を実装しても、今日のOSとソフトウェアの機能では多くのスレッドを利用できないからだ。だから、スレッド性能の向上につながらないだろう。

[Q] Prescottには「LaGrande」(Intelのセキュリティアーキテクチャ)が実装されているが、これはイネーブルにされるのか、それとも開発目的のために実装されているだけなのか。

[Siu氏] LaGrandeは単にハードウェア上に実装するだけでは機能しない。OSとアプリケーションを含めた全プラットフォームが連携する必要がある。つまり、全ての要素が揃わなければならない。我々は、1年前にLaGrandeを紹介した段階で、可能性を探り始めた。しかし、(プラットフォームの)開発にはかなりの時間がかかると思う。

[Q] LaGrandeの実装には、複数のレベルがあると推測しているが。

[Siu氏] そうだ。Prescottは第1段階のLaGrandeの機能を持ってる。フル機能がアベイラブルになるには時間がかかるだろう。Intelだけでなく、他のパートナーの協力も必要になるからだ。

[Q] Tejasの拡張のポイントは。

[Siu氏] Tejasでは、Hyper-Threadingのパフォーマンスがさらに向上する。Tejasには、まだ公開していない新命令も加わる。それから、Tejasでは回路設計も大きく改良している。そのため、Prescottよりもさらに高速になる。

●CPUの消費電力はオーバー100Wへ

[Q] CPUの消費電力は今後どうなるのか。100W以上になって行くのか。

[Siu氏] CPUの電力消費は、トレンドから言って100Wか、そのもう少し上まで行くと思う。だからといって150～200Wにはならないだろう。

[Q] 2年前には90W程度が限界と言っていたと思うが。

[Siu氏] (笑)多くの進歩があった。今ならあなたは、80WのCPUを搭載したデスクトップ代替ノートPCを買える。2年前にはそんなノートPCは不可能だった。明らかにこの分野での技術改良が進んでいる。だから、我々はまだもう少し高い消費電力に行けると考えている。この分野の問題の多くはコスト要因で技術自体ではない。

[Q] CPUの冷却では日立製作所などから液冷方式も提案されている。

[Siu氏] 確かに、興味深い技術が出てきている。日米の多くのサプライヤが液冷方式をデモした。このうち、いくつかは市場に出てくるだろう。

　しかし空冷システムでも、適切に設計すれば80～100W、あるいはそれ以上でも十分対応できる。実際、デスクトップ代替ノートPCでは、空冷で高消費電力のCPUを搭載している。このクラスのノートPCは決して小さくはないが、筺体容量は2～2.5リッターで、デスクトップと比べるとかなり小さい。空冷でもこれだけの冷却能力がある。

　私の考えでは、水冷式の主な用途は、CPUの消費電力を80Wから200Wに引き上げることではない。例えば、CPUから離れたところに大きなラジエータを設けて、直径の大きなファンを使って、より静かなPCを作るといった方向だろう。

[Q] 消費電力が上がるとCPUの電力密度も上がる。これも問題になるはずだ。

[Siu氏] その通りだ。チップからパッケージ、そしてヒートシンクまで全体の冷却の方程式を見ると、2つの問題がある。1つは(サーマル)インターフェイス素材。この素材には、非常に効率が高いものが登場しているが、製造業者のほとんどは新素材を使いたがらない。それは、製造ラインに適用するのが難しいからだ。熱抵抗値が低く素材として優れていても、再加工が難しいといった理由から、実際の製造ラインには投入していない。それよりも、効率は悪いが製造はより簡単なフィルムタイプ素材を使う。

　2つ目はパッケージで、ここにも同じ問題がある。もっとも効率の良い方法はメタリックコンタクトだが、高価で製造も難しいため、まだ適用されていない。しかし、将来的には、確実にこの方向に移行する。

[Q] パッケージでは、μPGAの限界が指摘され始めた。ピン数が増えたり周波数が上がると難しいという意見もある。

[Siu氏] 周波数では問題はない。問題は、ピン数が増えることだ。我々の競合相手は1,000ピンのμPGAパッケージを使うが、これは問題があるだろう。第1に、パッケージ自体が非常に高コストになる。第2にソケットも高コストになる。第3にボードも高コストになる。我々はこの問題を理解して注目しており、すでに解決する新技術に取り組んでいる。

[Q] デスクトップに「SpeedStep」テクノロジを実装する計画は。

[Siu氏] 真剣に検討している。ただし、その目的はモバイルとは多少異なる。モバイルではバッテリ駆動時間を伸ばすためにSpeedStepを使う。しかし、デスクトップでは熱設計などを容易にするために使う方向を検討している。だから、SpeedStepをデスクトップに採用するかと聞かれたら、厳密にはモバイル用の機能とは違うというのが答えになる。要求するものが違うから、技術も若干異なるだろう。

□バックナンバー

(2003年4月16日)

[Reported by 後藤 弘茂(Hiroshige Goto)]