■後藤弘茂のWeekly海外ニュース■ Intelのゴードン・ムーア氏がムーアの法則をアップデート

ゴードン・ムーア Intel名誉会長 (撮影:笠原一輝)

　ムーアの法則は終わるのか、それともまだ続くのか。法則自体を提唱したIntelのゴードン・ムーア名誉会長が、自らその答えを2月10日から米サンフランシスコで開催されている「2003 ISSCC (IEEE International Solid-State Circuits Conference)」で発表した。

　ムーア氏の回答を要約すると次のようになる。

　「指数関数的成長(ムーアの法則)は永遠に続くわけではない。しかし、業界全体で努力をすれば、まだしばらくは継続させることができる」

　ポイントは次の通り。現在ムーアの法則は従来とは性質の異なる壁に直面しつつあり、限界に近づいたように見える。しかし、ムーア氏は、少なくとも、あと数プロセス世代はそれを解決できる技術が登場するだろうと推測している。その限界とは原子サイズに近づいたことであり、その結果発生している最初の問題はリーク電流(漏れ電流:リーケッジ)の増大である。

　まず、ムーア氏は、ムーアの法則での半導体の指数関数的な成長が、何をもたらして来たかを説明した。半導体の高集積化により年間のトランジスタ出荷数は'68年当時の10の9乗から現在は10の18乗に達し、トランジスタ1個当たりの価格は'68年当時の1ドルから現在は0.000001ドル以下に下がっているという。35年に渡る指数関数的成長は、驚異的な結果をもたらしたというわけだ。

Transistors Shipped Per Year	Average Transistors Price By Year

　それから、ムーア氏はムーアの法則、つまり、ムーア氏の予測と半導体の集積度の実際の向上のペースについて説明した。ムーア氏が'65年に発表した最初の予測では1年に2倍のペースで集積回路のコンポーネントの数が増加すると予測していた。しかし、'75年には、集積回路の複雑度が2年に倍のペースで上がる予測に修正。実際に、'75年頃には技術的な壁によってペースは鈍化したという。しかし、その後は、ほぼそのペースで成長してきた。

1965 Transistors Projection	Integrated Circuit Complexity	High K for Gate Dielectrics

●壁に直面するムーアの法則

　だが、現在直面しつつある壁はこれまでとはやや性格が異なっている。それは、トランジスタパーツが原子サイズの限界に近づきつつあることだという。これによって最初に問題となるのはトランジスタのゲート絶縁膜。ムーア氏は現在のトランジスタではこれが分子数個分にまで薄くなっていると指摘した。そのために、ゲートリーク電流が増えて、結果として半導体チップの消費電力が増えてしまうわけだ。

　ムーア氏は、この問題への解決策としては、ゲート絶縁膜に使う高誘電率(High-k)材料の開発が進んでいることに触れた。High-kは比誘電率が高いために、従来のSiO2膜より物理的な膜厚を増やし、リーク電流を抑制できる。ムーア氏はHigh-kでリーク電流は1/100以下になると言う。

　また、ムーア氏はトランジスタ構造自体も、将来には変わらなければならないと指摘する。その鍵となる技術はIntelが研究しているトライゲート(Tri-Gate)トランジスタや、ダブルゲートトランジスタのような、三次元構造のトランジスタ技術だという。つまり、これまで半導体の歴史で継続して使われてきたプレーナ型トランジスタからの脱却が必要となるという見方だ。Intelはこのトライゲートを45nm以下のプロセス向けに研究している。

High K for Gate Dielectrics	New Materials and Device Structures Extending Transistors Scaling	Tri-Gate Transistor Structure

　そのほか、ムーア氏は完全空乏型のSOI(silicon-on-insulater)にも言及している。従来のSOIでは絶縁層でチャネルをシリコン基板から完全には分離しないのに対して、完全空乏型SOIでは絶縁層でチャネルを完全に絶縁してしまう。それによって、待機時のリーク電流の経路をほぼ遮断できるため、リーク電流を大幅に軽減できることわけだ。さらにムーア氏は露光技術の進歩についても触れ、Intelも研究開発に加わっているEUV露光技術が将来利用できるようになると展望を語った。

Technology Generations to Come

　ムーア氏によると、こうした技術革新によってムーアの法則は延命される。同氏の予測では、少なくともあと数世代は進歩は続くという。現在の0.13μmから先のプロセス技術ロードマップは次のようになる。

130nm→90nm→60nm→45nm→30nm→?

　ムーア氏は各世代の移行に2～3年で、10年プラスマイナス2年程度はプロセス革新のビジョンがあることを示した。

●現状を総括したムーア氏の講演

　今回のムーア氏の講演した内容そのものは、じつは衝撃的なものではない。トランジスタ微細化が壁に当たりつつあり、従来の技術の延長で対応できなくなってきたというのは、現在の半導体業界全体の共通認識だからだ。リーク電流の増大による消費電力の増加も、2年前の「2001 ISSCC」で、Intelのパット・ゲルシンガーCTO兼副社長が指摘した。それから2年で、この問題は、業界の最大の課題として認識されるようになっている。例えば、ISSCCでムーア氏の次に講演した東京大学の桜井貴康教授も、同様にリーク電流の増大が最大の課題であるとの見方を示した。

　また、この問題を解決する技術として、High-kのような新材料、三次元トランジスタや完全空乏型SOIのような新構造の開発に、半導体各社や各研究機関が注力している。これも周知の事実だ。ムーア氏の講演は、こうした現状を総括した格好だ。

　それでも、この講演はインパクトがあった。というのは、現在の半導体産業の基礎を築いた立役者のひとりムーア氏自身が、ムーアの法則に限界が近づき、困難が増していることを認めたからだ。そして、この壁を破る努力を、業界を挙げて取り組むべきだと総括したためだ。ムーア氏が退場する時には、会場はスタンディングオベイションに包まれた。

　もっとも、実際には、楽観視できないほどハードルは高いと言われている。例えば、High-kは90nm世代では導入できると最初は言われていたのが、思っていたより困難であるため多くのベンダーで先送りされている。

　また、90nm以降は微細化のペースが落ちると言われ始めており、実際、半導体業界のロードマップの「International Technology Roadmap for Semiconductors (ITRS)」の最新版2002updateでも、90nmは2004年、65nmは2007年となっている。つまり、2001年の0.13μmから、それまでの2年サイクルではなく3年サイクルとなっている。Intelは90nmを2003年、65nmを2005年に導入する計画だが、半導体業界全体としては微細化は遅れがちになりつつある。

●ムーアの法則の誤用をムーア氏が指摘

　しかし、今回、明確になったのは、ムーアの法則のポイントは、集積度が倍増する期間にあるのではなく、半導体が指数関数的に成長するというビジョンにあることだ。1年で2倍が、2年で2倍になり、将来3年で2倍になったとしても、指数関数的に成長には変わりはない。つまり、コンピュータ産業も指数関数的成長を続けることができるわけだ。

　また、今回のスピーチの中で、ムーア氏はこれまでのムーアの法則に対する誤解も指摘した。一般には、プロセッサパフォーマンスが18カ月毎に2倍になることも、ムーアの法則と言われている。しかし、ムーア氏は、自分の予測はトランジスタの集積度についてのもので、プロセッサパフォーマンスの向上は、集積度をパフォーマンスに翻訳したものだと指摘。また、「自分は決して18カ月と言ったことはない。1年または2年と言っただけだ」と語った。

Processor Performance(MIPS)	Processor Power(Watts)

　つまり、マーケティングトークでCPUメーカーがよく引用する、ムーアの法則に沿ってCPU性能が18カ月毎に倍増というのは、ムーアの法則を意訳したものだったというわけだ。

□関連記事
【2002年4月17日】「ムーアの法則を超えて」 --ゲルシンガーCTO基調講演
～ワイヤレス向けの新戦略などを公開
http://pc.watch.impress.co.jp/docs/2002/0417/idf2.htm
【2001年2月7日】Intelから新しいルール「ポラックの法則」が登場
～Intel、ゲルシンガーCTOのISSCC講演
http://pc.watch.impress.co.jp/docs/article/20010207/kaigai01.htm

□バックナンバー

(2003年2月12日)

[Reported by 後藤 弘茂]