VIA Technologies DDR333 Summitレポート

会期：2月20日
会場：台北国際会議中心

　20日に台北で行なわれたDDR333 Summitは、前半がVIA TechnologiesによるDDR333こと333MHzのDDR SDRAMをサポートした新チップセットApollo KT333の発表会、後半はDRAMベンダなどによるDDR SDRAMの現状を説明するプレスカンファレンスが行なわれた。

　この中で各メモリデバイスメーカーは、自社のDDR333への取り組み、さらには2004年頃に登場が予定されているDDR IIの現状などを説明した。本レポートではそうしたDDR333の現状、そしてDDR IIに関する各メーカーの発表などについてお伝えしていく。

●DDR333には3つのメモリモジュールが存在する

【表1：DDR333のメモリモジュール(Hynixが公開した資料より作成)】

	パッケージ	高さ	メモリ容量	ガーバーデザイン
Unbuffered	TSOP	1.2インチ	64MB～2GB	PC2100と同等
	TSOP	1.2インチ	64MB～2GB	新デザイン
	FBGA	1インチ	64MB～2GB	新デザイン
Registered	FBGA	1.125インチ	128MB～2GB	新デザイン
SO-DIMM	TSOP	1.25インチ	64MB～512MB	PC2100と同等

　見てわかるように、UnbufferedのPC2700には、3つの組合せがあることがわかる。

(1)TSOP＝PC2100ガーバー
(2)TSOP＝新デザイン
(3)FBGA＝新デザイン

　右側の、TSOP(Thin Small Outline Package)、FBGAというのはDRAMチップのパッケージのことだ。現在のPC2100(いわゆるDDR266＝266MHzのDDR SDRAMを搭載したメモリモジュール)などで利用されている一般的なパッケージがTSOPだ。これに対して、FBGA(Fine-pitch Ball Grid Array)はより小形のパッケージで、電気特性がTSOPにくらべて優れているため、高クロック動作などハイパフォーマンス向けのパッケージと言われている。ガーバー(Gerber)とは、DIMMのデザイン仕様のことで、より互換性を高めるためにJEDEC(米国の電子工業会EIAの下部組織で、半導体の標準化団体)が決定しているメモリモジュールのリファレンスデザインのことを意味している。

　現在市場にあるDDR333のメモリモジュール、つまりPC2700はこの(1)に該当する。つまり、当初はDRAMベンダもチップセットベンダも、PC2100のガーバーにDDR333を搭載すれば十分だと考えていたのだ。ところが、実際にデザインを開始してみると、どうもそうではないというのが判ってきた。たとえば、いち早くDDR333をサポートしたSiS645では、DDR266を利用した時には最大で3スロットまでサポートされるのだが、DDR333では2スロットまでとなっている。つまり、DDR333ではそれだけ安定して動作させるのが難しいのだ。

　これを解決するために、現在JEDECにおいてPC2700の新しいガーバーの策定が進んでおり、そちらを利用すれば現在の(1)の組合せよりも安定性が増すとDRAMベンダは説明している。さらに、DRAMのパッケージを電気特性に優れたFBGAにする、つまり(3)の組合せにすれば、より安定性は向上するという。このガーバーの策定はほぼ終わっている模様だが、最終的にJEDECで最終仕様が確定するのは6月のミーティングにおいてとなるという。つまり、PC2700の本命はそのタイミングででてくる、新しいガーバーを採用した(2)ないしは(3)の組合せであると考えることができる。

FBGAパッケージのDRAMチップ。DDR333のような高速なメモリチップに今後使われるようになる。これまでのTSOPにくらべて小さく、電気特性に優れているのが特徴。下に見えるのが、そのFBGAパッケージのチップを利用したPC2700	こちらはこれまでと同じTSOPパッケージのPC2700。PC2100のガーバーにDDR333チップを組みあわせたのが、現在流通しているPC2700

●DDR333、DDR400と矢継ぎ早に対応するのはマーケティング上の理由から

　すべての関係者が指摘することは、これはマーケティング上の問題であるということだ。その背景には、SiSがマーケティング上の戦略を大きく変更し、アグレッシブに製品を展開しているということがある。以前は、SiSは統合型チップセットのみ、VIAはどちらかと言えば単体のチップセットに強いという棲み分けができていた。しかし、昨年(正確には一昨年)よりSiSは、方針を大きく転換。単体のチップセットにも参入し、VIAと直接競合する状況になった。

　SiSには大きな弱点があった。それがブランドイメージだ。これまでSiSは統合型に焦点を絞ってきたため、SiS＝“安価”というイメージがついてしまっている。しかし、SiS645やSiS745といったような単体チップセットの市場では、“高性能”とか“先進的”といったイメージが成功への鍵になる。少なくともこの点ではVIAはSiSに大きく先行してきた。そこで、この状況をくつがえすために、昨年SiSは、SiS645でDDR333のサポートを、VIAよりも半年以上先行して行なった。これにより、イメージの分野でSiSは大きくポイントを上げたといっていいだろう。

　これに焦ったのが、VIAだ。SiSのアグレッシブな戦略は、“Intelを追いかける”というVIAのポジションを脅かしかねない。だから、急速にDDR333のサポートをはじめ、さらに次の武器として本来はKT333Aとしてリリースする予定だったものを、DDR400をサポートすることにしたKT400として第2四半期にリリースして、SiSに対抗していくという。SiSもDDR400をサポートするSiS648(Pentium 4用)を第2四半期にリリースするなど、両者の競争は激しさを増すばかりだ。

KINGMAX社が公開したDDR400を搭載したPC3200のメモリモジュール。帯域幅は3.2GB/secとなる

　このように、DDR333やDDR400に対応したチップセットは、マーケティング戦争の副産物で、技術的な要求からでてきた製品ではない。たとえば、KT400はAthlon XP/Duron用のチップセットだが、あいかわらずシステムバスは266MHzのままだ。このため、システムバスの帯域は2.1GB/secであるのに、メモリバスは3.2GB/secとなり、メモリバスだけ帯域幅が広いという状態になる。これでは、統合型チップセットでグラフィックスコアがメインメモリの帯域幅を使わないかぎり性能面でのメリットは小さいと言ってよい。

　また、そもそもDDR400を搭載したメモリモジュールは市場に登場するのだろうか? あるDRAMメーカーの関係者は「0.18μmや0.15μmで、DDR400のイールド(歩溜り)はほとんど0にちかい」としており、製造プロセスルールが0.13μmになれば若干のDDR400は採れるだろうという段階だ。DDR333 Summitの会場では、メモリモジュールメーカーのKINGMAXがDDR400を搭載したPC3200を展示していたが、これがリーズナブルな価格で市場に出まわるのかと言えば、難しいとしか言いようがないだろう。

　初期のDirect RDRAMのように、メモリモジュールに1枚で10万円近い価格がついていてもユーザーは購入するだろうか? 答えは言わずともよいだろう。

●DDR333はいつ普及するのか?～答えは来年と各メモリデバイスメーカー

　それでは、2003年についてはどうかと言えば、「今年はDDR266、来年はDDR333がメインストリームとなる」(Micron Technology PCデスクトップセグメント ジェネラルマネージャ ブレット・ウィリアム氏)、「DDR333がメインストリームになる」(Nanya ストラテジックプランニングディレクター ネルソン・チャン氏)というところもあれば、「もちろん高い価格がつけられるDDR333は大歓迎だが、まだ様子見の部分はある。エルピーダはDDR333に関してはTSOPのみで、2ソケットのソリューションではTSOPのみで十分だと考えている」(前出：佐藤氏)と若干の姿勢の違いがある。これは後藤氏がレポート( http://pc.watch.impress.co.jp/docs/2002/0222/kaigai02.htm )で述べているとおり、Intelの2003年の動向がまだはっきりしていないためだろう。

　会場からは「IntelはDDR333をサポートするのか? Intelがサポートしなければメインストリームにはならないのでは?」という質問がでたが、DRAMベンダー関係者はやや苦笑して「ノーコメント」(前出：ウィリアム氏)とだけ述べた。Intelとの関係もあり、答えられないDRAMメーカーに代わり、後藤氏のインタビューでも既にお馴染みとなったDRAM業界のキーマンと言えるAMI2のデジー・ローデン氏がこの質問に実に興味深い発言をしていた。「2003年にはDDR333がメインストリームになる。これが質問への答えになると思う」と自信たっぷりに答えていた。つまり、2003年にDDR333がメインストリームとなるだけの根拠を彼はもっている、というわけだ。

●DDR IIのDIMMは240ピンに決定、SO-DIMM、Micro-DIMMは策定中

【表2：DDR IIのDRAMデバイスおよびDIMMの仕様(Hynixが公開した資料より作成)】

		DDR I	DDR II
DRAMデバイス	供給電力	2.5V	1.8V
	電気信号	SSTL_2	SSTL_18
	プリフェッチ	2bit	4bit
	内部バンク数	4バンク	4バンク（8バンクは検討中)
	パッケージ	66ピンTSOPないしはFBGA	60ボール、FBGA
	データストローブ	シングルエンド	ディファレンシャル
	クロック	333/266/200Mbps	667/533/400Mbps
	オフチップドライバーキャリブレーション	-	対応
	オンダイターミネータ	-	対応
	Posted CAS	-	対応
DIMM	DIMM構成	x64、x72	x64、x72
	容量	64MB～2GB	256MB～4GB
	高さ	最大1.125インチ	最大1.2インチ
	ピン数	184ピン	240ピン
	スタック数	8層	6層
	DRAM構成	x4、x8、x16	x4、x8、x16
	DRAM密度	64Mbit～1Gbit	256Mbit～2Gbit

　DDR IとDDR IIの最も大きな違いは、電圧とオンダイターミネータの有無だろう。DDR Iでは2.5V駆動となっているが、DDR IIでは1.8Vに変更されている。また、DDR IIではモジュール上にオンダイターミネータが搭載されており、これによりマザーボードのターミネータを無くすることができるため、マザーボードのコストを下げることができる。

　また、注目のモジュールだが、DDR IIではモジュールのピン数はDDR Iから変更されるという。Samsungのプレゼンテーションによれば、DDR IIのUnbufferedとRegisteredのDIMMは240ピンに決定され、SO-DIMM、Micro DIMMは現在JEDECのワーキンググループで検討されているという。

□VIAのホームページ(英文)
http://www.via.com.tw/
□関連記事
【2月21日】VIA、DDR333の普及を推進する“DDR333 Summit”開催
～多数のKT333マザーボードが展示される
http://pc.watch.impress.co.jp/docs/2002/0221/via.htm
【2月20日】VIA TechnologiesがKT333チップセットを正式発表
http://pc.watch.impress.co.jp/docs/2002/0220/via.htm
【1月28日】Platform Conferenceレポート
μPGAパッケージのThoroughbredでモバイルPentium 4-Mに対抗するAMD
http://pc.watch.impress.co.jp/docs/2002/0220/via.htm

(2002年2月22日)

[Reported by 笠原一輝@ユービック・コンピューティング]