試作したレーストラック・メモリの模式図。(a)はメモリ・セルアレイと周辺回路のレイアウト。(b)は2×2個のセル・レイアウトおよび回路図

試作したレーストラック・メモリの模式図。(a)はメモリ・セルアレイと周辺回路のレイアウト。(b)は2×2個のセル・レイアウトおよび回路図